Imec與ASML聯(lián)手，EUV成主流技術(shù)工具

　　日前，有消息稱，比利時(shí)研究機(jī)構(gòu)Imec和微影設(shè)備制造商ASML計(jì)劃成立一座聯(lián)合研究實(shí)驗(yàn)室，共同探索在后3nm邏輯節(jié)點(diǎn)的奈米級(jí)元件制造藍(lán)圖。此次雙方這項(xiàng)合作是一項(xiàng)為期五年計(jì)劃的一部份，分為兩個(gè)階段：

　　首先是開發(fā)并加速極紫外光(EUV)微影技術(shù)導(dǎo)入量產(chǎn)，包括最新的EUV設(shè)備準(zhǔn)備就緒。

　　其次將共同探索下一代高數(shù)值孔徑(NA)的EUV微影技術(shù)潛力，以便能夠制造出更小型的奈米級(jí)元件，從而推動(dòng)3nm以后的半導(dǎo)體微縮。

　　極紫外光(EUV)微影技術(shù)

　　EUV光刻也叫極紫外光刻，它以波長(zhǎng)為10-14 nm的極紫外光作為光源的光刻技術(shù)。具體為采用波長(zhǎng)為13.4nm 的軟x射線。極紫外線就是指需要通過通電激發(fā)紫外線管的K極然后放射出紫外線。

　　光刻技術(shù)是現(xiàn)代集成電路設(shè)計(jì)上一個(gè)最大的瓶頸。現(xiàn)cpu使用的45nm、32nm工藝都是由極紫外光液浸式光刻系統(tǒng)來實(shí)現(xiàn)的，但是因受到波長(zhǎng)的影響還在這個(gè)技術(shù)上有所突破是十分困難的，但是如采用EUV光刻技術(shù)就會(huì)很好的解決此問題，很可能會(huì)使該領(lǐng)域帶來一次飛躍。涉及到生產(chǎn)成本問題，由于極紫外光刻是目前能力最強(qiáng)且最成熟的技術(shù)，能夠滿足精確度和成本要求，所以其工藝的延伸性非常強(qiáng)，很難被取代。因而在光刻技術(shù)方面，在22/20nm的節(jié)點(diǎn)上，主要幾家芯片廠商也將繼續(xù)使用極紫外光液浸式光刻系統(tǒng)的雙重成像技術(shù)。

　　價(jià)格昂貴且延遲已久的EUV系統(tǒng)將成為主流工具?

　　臺(tái)積電、英特爾都把研發(fā)主力寄望于，這臺(tái)史上最昂貴的工具機(jī)，認(rèn)為EUV在2017年開始試產(chǎn)的7nm制程將大發(fā)神威，成為主力機(jī)種。全球每年生產(chǎn)上百億片的手機(jī)晶片、記憶體，數(shù)十年來都仰賴程序繁瑣，但原理與沖洗照片類似的曝光顯影制程生產(chǎn)。其中以投射出電路圖案的微影機(jī)臺(tái)最關(guān)鍵、也最昂貴。

　　過去十多年，全球最先進(jìn)的微影機(jī)，都采用深紫外光，然而英特爾、臺(tái)積電量產(chǎn)的最先進(jìn)電晶體，大小已細(xì)小到僅有10 nm左右。而波長(zhǎng)僅有13nm的EUV，依照該技術(shù)的主要推動(dòng)者英特爾規(guī)劃，2005年就該上陣，量產(chǎn)時(shí)程卻一延再延。主要是因?yàn)檫@個(gè)技術(shù)實(shí)在太難了。EUV光線的能量、破壞性極高，制程的所有零件、材料，樣樣挑戰(zhàn)人類工藝的極限。例如，因?yàn)榭諝夥肿訒?huì)干擾EUV光線，生產(chǎn)過程得在真空環(huán)境。而且，機(jī)械的動(dòng)作得精確到誤差僅以皮秒(兆分之一秒)計(jì)。

　　最關(guān)鍵零件之一，由德國(guó)蔡司生產(chǎn)的反射鏡得做到史無前例的完美無瑕，瑕疵大小僅能以皮米計(jì)。因?yàn)镋UV的技術(shù)難度、需要的投資金額太高，另外兩大微影設(shè)備廠──日本的Nikon和佳能，都已放棄開發(fā)。

　　各企業(yè)正破解難題，攻克EUV技術(shù)缺陷

　　ASML儼然成為半導(dǎo)體業(yè)能否繼續(xù)沖刺下一代先進(jìn)制程，開發(fā)出更省電、運(yùn)算速度更快的晶圓體的最后希望。因此，三年前，才會(huì)出現(xiàn)讓ASML聲名大噪的驚天交易。

　　英特爾、臺(tái)積電、三星等彼此競(jìng)爭(zhēng)的三大巨頭，竟聯(lián)袂投資ASML41億、8.38億、5.03億歐元。(臺(tái)積電已于今年五月出售ASML的5%持股，獲利214億臺(tái)幣)于是，ASML研發(fā)經(jīng)費(fèi)倍增到現(xiàn)在的每年十三億歐元的規(guī)模。多出的一倍，ASML自己出一半，三大半導(dǎo)體巨頭合出另一半。

　　前英特爾(Intel)微影技術(shù)專家Yan Borodovsky預(yù)期，業(yè)界工程師應(yīng)該能夠使用EUV步進(jìn)機(jī)進(jìn)行2-3次曝光，打造出5nm或甚至是3nm組件。隨著芯片缺陷的不斷上升，最終將迫使工程師們采用新的容錯(cuò)處理器架構(gòu)，例如神經(jīng)網(wǎng)絡(luò)。

　　最近的缺陷突然出現(xiàn)在15nm左右的關(guān)鍵尺寸上，而這是針對(duì)2020年代工工藝制造5nm芯片所需的技術(shù)節(jié)點(diǎn)。因此EUV制造商ASML也正在準(zhǔn)備可印制更精細(xì)幾何尺寸的下一代EUV系統(tǒng)，但這些系統(tǒng)預(yù)計(jì)要到2024年之后才會(huì)推出。