臺(tái)積電：絕大多數(shù)7nm客戶都會(huì)轉(zhuǎn)向6nm

不久前，臺(tái)積電官方宣布了6nm(N6)工藝節(jié)點(diǎn)，在已有7nm(N7)工藝的基礎(chǔ)上增強(qiáng)而來(lái)，號(hào)稱可提供極具競(jìng)爭(zhēng)力的高性價(jià)比，而且能加速產(chǎn)品研發(fā)、量產(chǎn)、上市速度。

臺(tái)積電CEO兼副董事長(zhǎng)魏哲家(CC Wei)最新披露，絕大多數(shù)7nm工藝客戶，都會(huì)轉(zhuǎn)向6nm工藝，使用率和量產(chǎn)產(chǎn)能都會(huì)迅速擴(kuò)大。

考慮到6nm工藝沿用了7nm工藝的設(shè)計(jì)規(guī)則，升級(jí)遷移還是相當(dāng)容易的，成本增加不大，性能功耗方面又有提升(雖然不會(huì)特別明顯)，客戶自然也樂(lè)得上新工藝，看起來(lái)這代工藝會(huì)相當(dāng)流行。

臺(tái)積電現(xiàn)在的7nm工藝有兩個(gè)版本，第一代7nm(N7)采用傳統(tǒng)DUV光刻技術(shù)，第二代7nm+(N7+)則是首次加入EUV極紫外光刻，已進(jìn)入試產(chǎn)階段，預(yù)計(jì)下一代蘋果A、華為麒麟都會(huì)用，2019年兩者合計(jì)可貢獻(xiàn)大約25％的收入。

新的6nm工藝也有EUV極紫外光刻技術(shù)，相比7nm+(N7+)增加了一個(gè)極紫外光刻層，同時(shí)相比7nm(N7)可將晶體管密度提升18％，而且設(shè)計(jì)規(guī)則完全兼容7nm(N7)，便于升級(jí)遷移，降低成本，相比之下7nm+(N7+)則是另一套設(shè)計(jì)規(guī)則。

臺(tái)積電6nm預(yù)計(jì)2020年第一季度試產(chǎn)，再往后的5nm工藝也已經(jīng)開始試產(chǎn)，號(hào)稱相比于第一代7nm晶體管密度提升45％，可帶來(lái)15％的性能提升或20％的功耗下降。

事實(shí)上，臺(tái)積電預(yù)計(jì)多數(shù)7nm工藝客戶會(huì)轉(zhuǎn)向6nm然后再次升級(jí)到5nm，7nm+則不會(huì)那么普及，不少客戶可能會(huì)選擇跳過(guò)。