UltraSoC和Agile Analog攜手共同檢測物理性網(wǎng)絡攻擊

UltraSoC 和Agile Analog日前宣布了一項合作，旨在通過將UltraSoC的嵌入式片上分析與Agile Analog的先進片上模擬監(jiān)測半導體知識產(chǎn)權（IP）相結合，提供業(yè)界最全面的、基于硬件的網(wǎng)絡安全基礎設施。這種結合將能夠檢測和預防“模擬干擾”網(wǎng)絡攻擊，這些攻擊可通過篡改電源或時鐘信號等底層系統(tǒng)，從而規(guī)避傳統(tǒng)的安全措施。

UltraSoC最近推出的網(wǎng)絡安全產(chǎn)品監(jiān)測數(shù)字電路的功能行為，為網(wǎng)絡安全領域增加了一層縱深防御，并以硬件速度檢測和緩解網(wǎng)絡威脅。Agile Analog在模擬領域提供了諸如電壓、溫度和定時傳感器等一系列并行的“智能”監(jiān)測器，用于檢測旁信道攻擊或表征可能有網(wǎng)絡攻擊的異常行為。將系統(tǒng)級數(shù)字監(jiān)測和模擬功能結合在一起，將帶來一種能夠實現(xiàn)基于硬件的網(wǎng)絡安全的整體方案。

這些諸如電壓和時鐘故障、掉電和溫度變化等類型的旁信道攻擊，可被用于獲取對芯片內部電路的訪問通道，這使得UltraSoC的基于硬件的安全防護功能在監(jiān)測和防御這些攻擊時變得至關重要，黑客可能利用旁信道漏洞發(fā)起暴力攻擊。

UltraSoC的首席技術官Gajinder Panesar評論道：“Agile Analog擁有一些真正獨特的技術，在監(jiān)測系統(tǒng)級芯片（SoC）的底層模擬行為，用以發(fā)現(xiàn)可疑或意外活動的潛在跡象等方面具有不可估量的價值。我們相信，這次合作是實現(xiàn)整體安全的、嵌入式網(wǎng)絡安全架構的關鍵，該架構可從芯片還在制造到應用到現(xiàn)場的全過程中實現(xiàn)監(jiān)測?！?/p>

Agile Analog的首席技術官Mike Hulse補充說：“我們與UltraSoC一樣，對整體性的、嵌入式的網(wǎng)絡安全生態(tài)系統(tǒng)有著相同的愿景。這樣的共同努力將使我們朝著這一愿景邁進一步。安全性是當今所有電子制造商所面臨的主要痛點之一，尤其是在汽車等行業(yè)更為關鍵。UltraSoC提供系統(tǒng)級功能監(jiān)測，Agile Analog專注于觀測底層模擬行為，我們技術上的互補性使我們的產(chǎn)品成為網(wǎng)絡安全應用的理想選擇?！?/p>

UltraSoC將可識別事務動態(tài)的硬件監(jiān)測器嵌入到SoC的數(shù)字基礎設施中。它們通過基于消息的架構互連，從而實現(xiàn)在復雜的系統(tǒng)范圍內檢測異常和實現(xiàn)緩解措施。例如，UltraSoC的 Bus Sentinel 和 CAN Sentinel 硬件模塊可以識別并立即阻止芯片內部的可疑通信。在最近的Embedded World 2020大會上，Bus Sentinel榮獲 安全類別的“最佳展示獎” 。與Agile Analog的合作將把來自模擬監(jiān)測器（例如時鐘、電壓和溫度監(jiān)測器）的數(shù)據(jù)集成到UltraSoC網(wǎng)絡安全基礎設施中，從而實現(xiàn)更復雜的異常檢測方案。