更快更強(qiáng)！芯華章HuaPro-P1助力加特蘭新一代芯片產(chǎn)品設(shè)計(jì)驗(yàn)證
加入技術(shù)交流群
近日，芯華章科技正式宣布，CMOS毫米波雷達(dá)芯片開發(fā)的領(lǐng)導(dǎo)者加特蘭微電子與芯華章達(dá)成合作，采用芯華章的高性能FPGA原型驗(yàn)證系統(tǒng)產(chǎn)品-樺捷（HuaPro-P1），驗(yàn)證新一代復(fù)雜芯片的設(shè)計(jì)。
本文引用地址：http://www.ex-cimer.com/article/202202/431239.htm借助芯華章的自主軟件工具鏈，加特蘭可以一鍵完成ASIC設(shè)計(jì)到FPGA原型的分割和實(shí)現(xiàn)全流程，實(shí)現(xiàn)FPGA原型上的RTL級(jí)深度調(diào)試，從而達(dá)到全系統(tǒng)驗(yàn)證的目的，縮短從設(shè)計(jì)驗(yàn)證到軟件開發(fā)的迭代周期，更快與其客戶展開合作。
作為芯華章自主研發(fā)的高性能FPGA原型驗(yàn)證系統(tǒng)，樺捷（HuaPro-P1）已獲得8項(xiàng)專利授權(quán)，可基于自主設(shè)計(jì)的軟硬件方案，幫助SoC/ASIC芯片客戶實(shí)現(xiàn)設(shè)計(jì)原型的自動(dòng)綜合、分割、優(yōu)化、布線和調(diào)試，一鍵式自動(dòng)化實(shí)現(xiàn)智能設(shè)計(jì)流程，有效減少用戶人工投入、縮短芯片驗(yàn)證周期，為系統(tǒng)驗(yàn)證和軟件開發(fā)提供大容量、高性能、自動(dòng)實(shí)現(xiàn)、可調(diào)試、高可用的新一代智能硅前驗(yàn)證系統(tǒng)。
加特蘭微電子汽車產(chǎn)品總監(jiān)劉洪泉:“在RTL代碼到FPGA原型實(shí)現(xiàn)過程中，設(shè)計(jì)分割、時(shí)序與功能等調(diào)試工作，會(huì)占據(jù)FPGA原型驗(yàn)證工作比較大的比重。與傳統(tǒng)FPGA平臺(tái)相比，芯華章的樺捷（HuaPro-P1）在可調(diào)試性和易用性上有顯著的提升，可以為我們提供多片F(xiàn)PGA的大容量系統(tǒng)，支持深度調(diào)試手段。經(jīng)過測(cè)試，通過HuaPro 自動(dòng)化工具的輔助，在P1上實(shí)現(xiàn)系統(tǒng)原型與傳統(tǒng)產(chǎn)品相比節(jié)約了三倍以上的時(shí)間，并保持了良好性能與穩(wěn)定的運(yùn)行，幫助我們加快整體的芯片設(shè)計(jì)周期。未來，我們將與芯華章保持長期合作，共同以最前沿的技術(shù)賦能復(fù)雜芯片設(shè)計(jì)，加快產(chǎn)品的上市速度，為全球用戶提供更高性能、更易使用和更低功耗的芯片產(chǎn)品?！?br/>
芯華章科技研發(fā)副總裁陳蘭兵:“芯華章一直致力于為客戶提供創(chuàng)新性的技術(shù)解決方案，幫助尋找實(shí)現(xiàn)其設(shè)計(jì)要求的高效驗(yàn)證路徑，以應(yīng)對(duì)日益復(fù)雜的設(shè)計(jì)與建模帶來的艱巨挑戰(zhàn)。同時(shí)，EDA工具的研發(fā)也需要良好產(chǎn)業(yè)生態(tài)的推動(dòng)，非常榮幸與銳意創(chuàng)新的加特蘭合作，通過交流更先進(jìn)的市場(chǎng)需求，幫助我們快速進(jìn)行產(chǎn)品迭代，并構(gòu)建更強(qiáng)大的驗(yàn)證解決方案。未來，我們將持續(xù)以用戶的需求為核心，提供更加創(chuàng)新、快速、可靠的解決方案，助力加特蘭充分發(fā)揮技術(shù)優(yōu)勢(shì)，為自動(dòng)駕駛技術(shù)發(fā)展提供助力?！?/section>
評(píng)論