英特爾對chiplet未來的一些看法

在英特爾2020年架構日活動即將結束的時候，英特爾花了幾分鐘時間討論它認為某些產品的未來。英特爾客戶計算部門副總裁兼首席技術官Brijesh Tripathi提出了對2024年以上未來客戶端產品前景的展望。他表示，他們將以英特爾的7+制造工藝為中心，目標是啟用“Client 2.0”，這是一種通過更優(yōu)化的芯片開發(fā)策略來交付和實現沉浸式體驗的新方法。

Chiplet（小芯片）并不是新事物，特別是隨著英特爾競爭對手最近發(fā)布的芯片，并且隨著我們進入更復雜的過程節(jié)點開發(fā)，小芯片時代可以使芯片上市時間更快，給定產品的產量更高。關鍵之處在于這些小芯片如何組裝在一起，以及在什么時候混合并匹配相關的小芯片才有意義。英特爾在2017年技術與制造日上以更籠統的方式談到了這一點，如上面的圖片所示。

這里的目標是混合和匹配哪些工藝節(jié)點最適合芯片的不同部分。英特爾似乎準備從其7nm平臺開始實現這一愿景。在2020年架構日上，Brijesh Tripathi展示了此幻燈片：

如圖所示，左側是典型的芯片設計–包含所需的所有組件。對于英特爾的領先產品，這些產品需要3-4年的開發(fā)時間，英特爾最初以及后來的英特爾合作伙伴都發(fā)現了硅中的錯誤，因為它們可以將硅啟動時間縮短幾個數量級。

中間是基本的小芯片布局，類似于2017年的幻燈片，其中芯片的不同功能被劃分為各自的模塊。假設互連是一致的，則硅會有一些重用，例如AMD在客戶端和服務器中使用相同的核心計算die。對于某些半導體公司（英特爾除外），這就是我們的位置。

右邊是英特爾看到其未來的地方。它沒有在產品中使用單一數量的小芯片，而是設想了一個世界，其中每個IP都可以拆分為多個小芯片，從而使產品可以采用適合市場的不同配置來構建。在這種情況下，小芯片可能是PCIe 4.0 x16鏈接–如果產品需要更多，它只會添加更多這些小芯片。與內存通道，內核，媒體加速器，AI加速器，光線跟蹤引擎，加密加速器，圖形相同，甚至遠至SRAM和緩存塊。這個想法是每個IP可以拆分然后擴展。這意味著小芯片很小，可以相對較快地構建，并且應該很快消除錯誤。

在此圖中，我們考慮了英特爾對Client的長期愿景：一個具有封裝內存儲器（類似于L3或L4）的基本中介層，可以用作整個裸片的主要SRAM緩存，然后放在頂部，我們可以從中獲得24個不同的小芯片。小芯片可以是圖形，內核，AI，媒體，IO或其他任何東西，但是可以根據需要進行混合和匹配。內容創(chuàng)建者可能希望在一些良好的圖形加速和計算之間取得平衡，而游戲玩家可能希望僅專注于圖形。公司客戶或工作站可能需要較少的圖形，而對于計算和AI則需要更多的圖形，而芯片的移動版本將在IO上投入大量資金。

與往常一樣，在小芯片尺寸和將它們以多die排列的形式實際放置的復雜性之間需要進行權衡。小芯片之間的任何通信都比單片的功耗要高，并且通常帶來更高的延遲。散熱也必須加以管理，因此有時那些小芯片會受到可用散熱特性的限制。多die布局還會使移動設備頭痛，因為z高度至關重要。但是，在正確的時間使用正確的工藝生產正確的產品所帶來的好處是巨大的，因為它有助于以最佳的成本提供性能和功能。這也給了第三方IP供應商新的機會。

這次演講唯一的遺憾是，英特爾并沒有過多地談論將其粘合在一起的“膠水”。小芯片策略依賴于復雜的高速互連協議，無論是自定義的還是其他方法。英特爾的die到die連接的當前用途是簡單的內存協議或FPGA架構擴展。DNA對于服務器CPU（如UPI）而言，大型擴展不一定能勝任這項任務。CXL可能是這里的未來，但是當前的CXL基于PCIe，這意味著每個小芯片都需要一個復雜的CXL / PCIe控制器，這可能會很快耗電。

英特爾已經表示，他們正在發(fā)明新的封裝技術和新級別的連接以在芯片之間起作用，但目前尚無協議公開，不過英特爾承認，要達到這種規(guī)模，它必須超越現有技術。該公司今天已經擁有了，這將需要在這一領域中建立標準和創(chuàng)新。目標是創(chuàng)建和支持標準，第一個版本將內置一些標準化。英特爾指出，這是一種極端分解的方法，并請注意，并非所有連接的東西都必須具有高帶寬（例如USB）或連貫的互連，英特爾認為目標涉及整個頻譜中的少數協議。

還有開發(fā)者市場，可用于在任何給定產品中更均勻地實現資源。如果沒有仔細的計劃和相關的編碼，例如，如果開發(fā)人員期望計算與圖形的特定比例，則某些小芯片配置可能會崩潰。這不是OneAPI可以輕松解決的問題。

這些都是英特爾必須解決的問題，盡管要實現這一目標還需要幾年的時間。有人告訴我們內部名稱是Client 2.0，盡管隨著Intel開始更詳細地討論它，它可能會添加更多的營銷手段。