IBIS建模——第2部分：為何以及如何創(chuàng)建您自己的IBIS模型

簡(jiǎn)介

在構(gòu)建任何系統(tǒng)時(shí)，仿真都發(fā)揮著關(guān)鍵作用。它幫助設(shè)計(jì)人員預(yù)見問題，進(jìn)而避免費(fèi)時(shí)且成本高昂的修改。我們的目標(biāo)始終是一次就成功！在仿真高速數(shù)字接口時(shí)，如果設(shè)計(jì)不當(dāng)，簡(jiǎn)單的PCB走線可能會(huì)影響信號(hào)質(zhì)量。在信號(hào)完整性仿真中，IBIS（輸入/輸出緩沖器信息規(guī)范）模型用來表示器件的數(shù)字接口。

如IBIS系列文章的第1部分所述，IBIS是一個(gè)行為模型，通過以表格形式列出的電流與電壓(I-V)和電壓與時(shí)間(V-T)數(shù)據(jù)來描述器件的數(shù)字接口的電氣特征。IBIS模型應(yīng)盡量準(zhǔn)確，且不含任何解析錯(cuò)誤，避免在之后使用時(shí)出現(xiàn)問題。此外，對(duì)于具有數(shù)字接口的每個(gè)部件或器件，都應(yīng)該提供可用的IBIS模型。這樣客戶需要時(shí)，可直接從制造商的網(wǎng)頁(yè)上下載。但是，事實(shí)并非總是如此。對(duì)于IBIS模型用戶，他們常遇到的一個(gè)問題就是模型的可用性。當(dāng)他們?cè)谠O(shè)計(jì)中選用的部件沒有IBIS模型時(shí)，其產(chǎn)品開發(fā)可能受阻。

IBIS模型最好是由其制造商提供；但是，用戶也可以創(chuàng)建IBIS模型。本文介紹如何使用LTspice，基于SPICE模型創(chuàng)建最基礎(chǔ)的IBIS模型。下文使用IBIS建模手冊(cè)（IBIS 4.0版）中的規(guī)格來介紹LTspice仿真設(shè)置。還要介紹如何使用定性和定量品質(zhì)因數(shù)來驗(yàn)證IBIS模型。

何謂“最基本的”IBIS模型？

為了幫助客戶使用LTspice創(chuàng)建基本的IBIS模型，需要先定義“基本”一詞?；镜腎BIS模型不僅取決于I/O模型關(guān)鍵字，還取決于需要建模的數(shù)字緩沖器的類型。這意味著需要重新審視IBIS的早期版本，以定義建立緩沖器模型需要滿足的最低要求，以及當(dāng)時(shí)建模的數(shù)字接口的類型。事實(shí)證明，單端CMOS緩沖器是可以使用IBIS建模的最簡(jiǎn)單的數(shù)字IO之一，本文將予以介紹。

圖1 3態(tài)CMOS緩沖器的IBIS模型

表1 基于Model_type的IBIS模型組件匯總

圖1顯示3態(tài)CMOS緩沖器IBIS模型的結(jié)構(gòu)。如第1部分所述，IBIS模型中的組件或關(guān)鍵字取決于模型類型。表1匯總列出基本的IBIS模型的組件，具體由Model_type決定。

應(yīng)用案例

在本文中，我們將使用一個(gè)假設(shè)的ADxxxx器件的LTspice模型來創(chuàng)建IBIS模型。它是一個(gè)帶有使能引腳的單輸入和單輸出數(shù)字緩沖器。因此，得到的IBIS模型將具有兩個(gè)輸入（DIN1和EN）、一個(gè)三態(tài)輸出(DOUT1)。

一般來說，生成IBIS模型有五個(gè)基本步驟：

■   建立預(yù)建模程序。

■   對(duì)從SPICE模型中提取的C_comp、V-I和V-T數(shù)據(jù)進(jìn)行LTspice仿真。

■   格式化IBIS文件。

■   使用IBIS解析器測(cè)試檢查文件。

■   比較IBIS模型與SPICE模型在相同加載條件下的仿真結(jié)果。

IBIS模型提供典型數(shù)據(jù)、最小數(shù)據(jù)和最大數(shù)據(jù)。它們通過工作電源電壓范圍、溫度和工藝來確定^[HA1]。為簡(jiǎn)潔起見，本文只討論典型條件。

Ibischk Golden Parser系列可用于檢查IBIS模型是否符合IBIS規(guī)范。ibischk可執(zhí)行文件可從IBIS.ORG網(wǎng)頁(yè)免費(fèi)獲取。本文使用集成ibischk的第三方IBIS模型編輯軟件。

預(yù)建模程序

在開始仿真之前，用戶應(yīng)該下載器件的數(shù)據(jù)手冊(cè)，并安裝SPICE模型和LTspice文件。通過確定部件具備的數(shù)字接口數(shù)量和類型（例如，輸入、開漏、三態(tài)等），對(duì)部件進(jìn)行初始評(píng)估。

根據(jù)器件數(shù)據(jù)手冊(cè)，確定工作電源電壓、工作溫度、集成電路(IC)封裝類型、器件引腳排列、數(shù)字輸出時(shí)序規(guī)格的加載條件（RLoad和/或CLoad），以及數(shù)字輸入的低電平輸入電壓(VINL)和高電平輸入電壓(VINH)。ADxxx SPICE模型如圖1所示，其指標(biāo)參數(shù)列在表2。

通過使用關(guān)鍵字，將有關(guān)器件數(shù)字接口的所有信息匯集到一個(gè)IBIS文件中。關(guān)鍵字是IBIS模型中用括號(hào)括起來的標(biāo)識(shí)符，如第1部分所述。更多詳細(xì)信息請(qǐng)參閱此部分內(nèi)容。

圖2 Adxxxx 3態(tài)數(shù)字緩沖器SPICE模型

表2 ADxxxx數(shù)據(jù)手冊(cè)參數(shù)

與IC封裝模型相關(guān)的關(guān)鍵字是[Package]。它包含RLC（電阻-電感-電容）寄生參數(shù)，代表從芯片焊盤到IC焊盤/引腳的連接。此信息可從制造商處獲得。也可以查找另一個(gè)IBIS文件的[Package]數(shù)據(jù)，只要該器件采用的封裝與正在評(píng)估的器件完全相同，并且來自同一制造商。6引腳SOT-23封裝的器件封裝寄生參數(shù)如表3所示。

表3 6引腳SOT-23封裝寄生參數(shù)

器件引腳排列如表4所示。關(guān)鍵字[Pin]用于描述引腳及其對(duì)應(yīng)的模型名稱。[Pin]一般為3列格式。第一列是引腳編號(hào)，第二列是引腳描述，第三列是模型名稱。有些封裝包含^[HA2]類似的引腳（VCC、GND）。這些引腳可以按模型分組和描述。在這種情況下，由于SPICE模型沒有給出有關(guān)內(nèi)部晶體管級(jí)原理圖的信息，因此最好為每個(gè)數(shù)字接口創(chuàng)建單獨(dú)的模型。在IBIS文件中，模型名稱“Power”和“GND”用于命名電源和接地引腳。非數(shù)字接口和“請(qǐng)勿連接”引腳則描述為“NC”或無(wú)連接。請(qǐng)注意，模型名稱是區(qū)分大小寫的。由于在稍后的建模程序中還會(huì)用到，所以需給出具體的模型名稱。

表4 ADxxxx引腳列表

ADxxxx真值表如表5所示。這在建立LTspice仿真時(shí)非常有用。還必須要知道如何將DOUT1引腳設(shè)置為高阻抗（高阻）模式、邏輯1和邏輯0。

表5 ADxxxx真值表

LTspice設(shè)置和仿真

一般來說，IBIS模型通過前面提到的I-V（電流與電壓）和V-T（電壓與時(shí)間）數(shù)據(jù)描述數(shù)字緩沖器的行為。進(jìn)行IBIS建模時(shí)，每種類型的數(shù)字接口都擁有^[HA3]一組自己的I-V和/或V-T數(shù)據(jù)，如表1所示。表6更加詳細(xì)地列出了這些數(shù)據(jù)集。注意查看每個(gè)數(shù)據(jù)集的注釋。那些標(biāo)記為“推薦”的數(shù)據(jù)，表示這些數(shù)據(jù)缺失不會(huì)在ibischk解析器測(cè)試中導(dǎo)致誤差。但是，這些數(shù)據(jù)集對(duì)通道仿真有一定的作用。例如，鉗位數(shù)據(jù)有助于分析信號(hào)反射。

表6 輸入和3態(tài)接口的I-V和V-T數(shù)據(jù)集

[Power_Clamp]和[GND_Clamp]

圖3 [Power_Clamp]和[GND_Clamp]關(guān)鍵字結(jié)構(gòu)的概念圖

[GND_Clamp]和[Power_Clamp]通過以表格形式列出的I-V數(shù)據(jù)顯示數(shù)字緩沖器的靜電放電(ESD)器件的行為。[Power_Clamp]表示以VDD為基準(zhǔn)的ESD器件的整體行為，接地箝位表示以GND為基準(zhǔn)的ESD器件的整體行為。

在LTspice中，I-V數(shù)據(jù)可以使用.DC SPICE命令/指令進(jìn)行測(cè)量。DOUT1的接地箝位用圖4所示設(shè)置進(jìn)行測(cè)量。在該設(shè)置中，使用適當(dāng)?shù)碾娫措妷簩⒃撈骷渲脼楦咦钁B(tài)模式（請(qǐng)參見表5）。這可以確保將ESD器件與核心電路隔離。VSWEEP是以GND為基準(zhǔn)的掃描電壓。使VSWEEP基準(zhǔn)電壓接地，確保只顯示GND箝位ESD器件的特征。

根據(jù)IBIS規(guī)格，應(yīng)掃描電壓軌以外（最好從-VDD到2 × VDD）的I-V數(shù)據(jù)，本例中是從–1.8 V到+3.6 V。通過直接執(zhí)行此操作，掃描VDD以外的電壓將會(huì)開啟電源箝位ESD器件。為了避免這種情況，首先在–1.8 V至+1.8 V范圍內(nèi)掃描VSWEEP，并使用外推方法添加3.6 V數(shù)據(jù)點(diǎn)。此方法適用于所有I-V數(shù)據(jù)集。

另外，請(qǐng)注意所有I-V數(shù)據(jù)集最多只接受100個(gè)數(shù)據(jù)點(diǎn)。如果數(shù)據(jù)點(diǎn)超過這個(gè)數(shù)目，在ibischk解析器測(cè)試中會(huì)提示錯(cuò)誤。設(shè)置.DC命令的增量，使得到的數(shù)據(jù)點(diǎn)數(shù)量小于或等于99。這是為了容納用于2 × VDD外推的一個(gè)額外數(shù)據(jù)點(diǎn)。

進(jìn)行直流掃描時(shí)，仿真中可能出現(xiàn)非常大的反向電流。要解決這個(gè)問題，將起始掃描從近似二極管勢(shì)壘電位(-0.7 V)設(shè)置為VDD (+1.8 V)。然后將數(shù)據(jù)外推至符合–VDD至2 × VDD I-V數(shù)據(jù)。另一種方法是將一個(gè)小電阻Rser與VSWEEP串聯(lián)，以限制極端電流。

圖4 ADxxxx DOUT1接地箝位設(shè)置

單擊運(yùn)行按鈕，LTspice開始運(yùn)行仿真。由于正在評(píng)估DOUT1，所以目標(biāo)節(jié)點(diǎn)為Ix(U1:DOUT1)。雖然從技術(shù)角度來看I(VSWEEP)也是正確的，但I(xiàn)BIS模型需要Ix(U1:DOUT1)上的電流極性。這是為了最大限度減少I(VSWEEP)數(shù)據(jù)的進(jìn)一步格式化，使其適合模型。結(jié)果應(yīng)該如圖5所示。仿真完成后，先單擊結(jié)果窗口保存數(shù)據(jù)，然后單擊文件 -> 將數(shù)據(jù)導(dǎo)出為文本。導(dǎo)航至要保存的目錄，單擊受測(cè)節(jié)點(diǎn)，然后單擊OK（如圖6所示）。

圖5 接地箝位仿真結(jié)果

圖6 將仿真數(shù)據(jù)導(dǎo)出為文本

[Power_Clamp]數(shù)據(jù)提取與接地箝位設(shè)置類似，因此掃描電壓VSWEEP以VDD為基準(zhǔn)。設(shè)置和結(jié)果如圖7所示。

圖7 ADxxxx OUT1電源箝位設(shè)置和結(jié)果

[下拉]和[上拉]

圖8 I-V關(guān)鍵字結(jié)構(gòu)的概念圖

圖8顯示了I-V關(guān)鍵字結(jié)構(gòu)的概念圖。[下拉]和[上拉]表示緩沖器中上拉和下拉元素的行為。如果以圖表形式表示，它們看起來就像MOSFET的I-V特征曲線。在提取[下拉]和[上拉]數(shù)據(jù)時(shí)，了解如何通過器件的真值表操控從輸出引腳輸出的信號(hào)非常重要。提取[下拉]和[上拉]數(shù)據(jù)的設(shè)置與[GND_Clamp]和[Power_Clamp]類似，即DOUT1引腳使能，且不處于高阻模式。

要提取[下拉]數(shù)據(jù)，DOUT1引腳應(yīng)設(shè)置為邏輯0輸出或0 V。所以，必須設(shè)置適當(dāng)?shù)碾娫措妷海鐖D9所示。對(duì)EN引腳施加1.8 V的等效邏輯高壓，以使能DOUT1引腳，對(duì)DIN1引腳施加邏輯0或0 V，將DOUT1引腳設(shè)置為邏輯0輸出。可以通過真值表（表5）進(jìn)行確認(rèn)。結(jié)果如圖10所示。

圖9 ADxxxx OUT1下拉設(shè)置

圖10 ADxxxx OUT1下拉圖

放大[下拉]數(shù)據(jù)，它類似于MOSFET的I-V特征曲線，如圖11所示。

圖11 ADxxxx DOUT1下拉圖（縮放視圖）

在保存下拉數(shù)據(jù)時(shí)，請(qǐng)注意它構(gòu)成了[GND_Clamp]和[下拉]的總電流。圖12可以更好地說明這一點(diǎn)。要移除[GND_Clamp]組件，只需從[下拉]保存數(shù)據(jù)中逐點(diǎn)減去它。為了簡(jiǎn)化這一操作，[GND_Clamp]和[下拉]直流分析的電壓增量、開始電壓和結(jié)束電壓必須相同。

圖12 來自下拉保存數(shù)據(jù)的實(shí)際電流

獲取上拉數(shù)據(jù)的設(shè)置如圖13所示。提供適當(dāng)?shù)碾娫措妷?，以將DOUT1設(shè)置為邏輯1 (1.8 V)。這將確保上拉元件激活/開啟。然后，VSWEEP也在–1.8 V至+1.8 V范圍內(nèi)掃描，并且以VDD為基準(zhǔn)。以這種方式連接VSWEEP，可以防止用戶格式化數(shù)據(jù)以符合IBIS規(guī)范。

圖13 ADxxxx DOUT1上拉設(shè)置和結(jié)果

與[下拉]一樣，保存的[上拉]數(shù)據(jù)是從[Power_ Clamp]和[上拉]總電流得出的結(jié)果。因此，用戶需要從保存的[上拉]數(shù)據(jù)中逐點(diǎn)減去數(shù)據(jù)，以去除[Power_Clamp]組件，如果它們的直流掃描參數(shù)相同，這很容易完成。提醒大家，對(duì)所有的I-V數(shù)據(jù)測(cè)量使用相同的直流掃描參數(shù)。

圖14 來自保存的[上拉]數(shù)據(jù)的實(shí)際電流

[C_comp]

[C_comp]關(guān)鍵字代表緩沖器的電容，其最小、典型和最大拐角的值各不相同。它是晶體管和裸片的電容，與封裝電容不同。可以采用兩種方式提取[C_comp]。當(dāng)引腳由交流電壓供電時(shí)，可以使用方程1中的公式來得出近似值，也可以使用方程2中的公式進(jìn)行計(jì)算。

其中：

■   ImIac：被測(cè)電流的虛值

■   F：交流電源的頻率

■   VAC：交流電源的幅度

使用LTspice進(jìn)行C_Comp提取

如圖15所示，可以通過提供交流電壓和頻率掃描來提取緩沖器電容。由于提供的是交流電壓，所以要測(cè)量電流的實(shí)部和虛部部分。當(dāng)用交流電壓供電時(shí)，必須反轉(zhuǎn)電流的極性，以測(cè)量緩沖器的輸入電流值。測(cè)量輸出緩沖器電容時(shí)，對(duì)于圖15所示的圖，唯一要做的更改就是必須將交流電源連接至輸出引腳。

圖15 ADxxxx C_comp提取設(shè)置

交流電壓的幅值可以是任意值，但通常設(shè)置為1 V。它將按照SPICE指令進(jìn)行頻率掃描。使用.AC命令繪制波形時(shí)，默認(rèn)設(shè)置為以波特模式顯示，單位為dB。必須將其設(shè)置為笛卡爾模式才能查看電流值，這樣可以直接使用緩沖器電容公式進(jìn)行處理。要查看緩沖器電容波形，用戶必須先右鍵單擊波形窗口，然后單擊添加走線，再選擇被測(cè)量的引腳。波形圖窗口將顯示兩條線。

實(shí)線表示被測(cè)電流的實(shí)部，虛線表示被測(cè)電流的虛部。

圖16 向圖中添加走線對(duì)話框

若要將圖形設(shè)置從波特改為笛卡爾，右鍵單擊波形窗口左側(cè)的y軸，以打開左縱軸—幅度對(duì)話框。然后將圖示方式從波特改為笛卡爾。

圖17 將圖設(shè)置從波特改成笛卡爾