三星GAA架構(gòu)3納米領(lǐng)先量產(chǎn)

韓國(guó)三星電子6月30日正式宣布新一代環(huán)繞閘極晶體管（GAA）架構(gòu)的3nm制程進(jìn)入量產(chǎn)階段，號(hào)稱(chēng)是全球第一家3nm進(jìn)入生產(chǎn)的晶圓代工廠，不過(guò)市場(chǎng)預(yù)期三星的產(chǎn)能規(guī)模仍無(wú)法追上競(jìng)爭(zhēng)對(duì)手臺(tái)積電。臺(tái)積電仍維持3奈米下半年進(jìn)入量產(chǎn)預(yù)期，業(yè)界推估第四季投片規(guī)?？赏^(guò)1萬(wàn)片，包括高通、蘋(píng)果、英特爾等都是主要客戶(hù)。

三星宣布開(kāi)始量產(chǎn)GAA架構(gòu)3nm制程，但未公布首發(fā)客戶(hù)及產(chǎn)能規(guī)劃，外電報(bào)導(dǎo)客戶(hù)包括中國(guó)虛擬貨幣挖礦機(jī)芯片廠上海盤(pán)硅半導(dǎo)體及手機(jī)芯片大廠高通，但高通會(huì)視情況進(jìn)行投片。三星指出，3nm采用多橋通道場(chǎng)效晶體管（MBCFET）的GAA專(zhuān)利技術(shù)，突破鰭式場(chǎng)效晶體管（FinFET）架構(gòu)性能限制，能以更高效能及更小芯片尺寸來(lái)實(shí)現(xiàn)更佳的功耗表現(xiàn)。

三星指出，與5nm制程相較，此次量產(chǎn)的第一代3奈米制程，能縮小芯片尺寸面積16％、性能提升23％，功耗降低45％。至于第二代3nm制程可縮小芯片尺寸35％、性能提高30％、功耗降低50％，預(yù)期會(huì)在2023年進(jìn)入量產(chǎn)。三星2nm會(huì)延續(xù)采用MBCFET技術(shù)，預(yù)計(jì)將于2025年進(jìn)入量產(chǎn)。

不過(guò)，三星在2021年晶圓代工論壇中指出，與5奈米相較，GAA架構(gòu)3nm制程在功耗及性能及面積（PPA）所達(dá)到的優(yōu)化效益，與此次宣布的第二代3奈米制程相同。業(yè)界認(rèn)為，三星此次宣布量產(chǎn)的第一代3奈米應(yīng)該尚未達(dá)到預(yù)期的制程微縮目標(biāo)，2023年量產(chǎn)的第二代3奈米才能算是真正的完整版本。

臺(tái)積電3nm雖然延續(xù)FinFET架構(gòu)，2022年下半年量產(chǎn)預(yù)期不變，且3nmN3制程推出時(shí)將會(huì)是業(yè)界最先進(jìn)的制程技術(shù)，具備最佳的PPA及晶體管技術(shù)。相較于上一代5奈米N5制程，N3制程邏輯密度將增加約70％，在相同功耗下速度提升10～15％，或者在相同速度下功耗降低25～30％，提供完整的平臺(tái)支持智能型手機(jī)及高效能運(yùn)算（HPC）應(yīng)用。