“中國芯”面對圍追堵截如何破局？先進封裝技術或許是最優(yōu)解

摩爾定律由英特爾創(chuàng)始人之一戈登·摩爾在1965年提出，是指集成電路上可以容納的晶體管數目在大約每經過18個月到24個月便會增加一倍。長期以來，“摩爾定律”一直引領著集成電路制程技術的發(fā)展與進步， 自1987年的1um制程至2015年的14nm制程，集成電路制程迭代一直符合“摩爾定律” 的規(guī)律。

但2015年以后，集成電路制程的發(fā)展進入了瓶頸，7nm、5nm、3nm制程的量產進度均落后于預期。隨著臺積電宣布2nm制程工藝實現突破，集成電路制程工藝已接近物理尺寸的極限，摩爾定律明顯放緩，行業(yè)進入了“后摩爾時代”。

2005年ITRS（International Technology Roadmap for Semiconductors）首次提出“More Moore”和“More than Moore”兩種方向。

其中More Moore延續(xù)之前的整體思路，在器件結構、溝道材料、連接導線、高介質金屬柵、架構系統(tǒng)、制造工藝等方面進行創(chuàng)新研發(fā)，繼續(xù)沿著摩爾定律縮小數字集成電路的特征尺寸。

但是，隨著工藝制程進入10nm以下，芯片設計成本快速提高，數據顯示16nm工藝的芯片設計成本為1.06億美元，到5nm增至5.42億美元。側重封裝技術的More than Moore路徑越來越被重視。

不斷加高的“硅圍欄”

在當前的國際地緣及行業(yè)發(fā)展環(huán)境下，中國企業(yè)研發(fā)尖端芯片以及高性能服務器等設備的空間正變得日益逼仄。美國正在不斷加高“硅圍欄（Silicon Fence）”，想要通過芯片制造的管控手段實現對中國半導體發(fā)展進行遏制的目標：

8月12日，美國商務部BIS更新出口管制規(guī)則，限制3nm以下芯片設計EDA軟件出口；10月7日，美國商務部BIS發(fā)布“史上最嚴出口管制”新規(guī)，近乎全面限制對華的先進芯片技術、設備和設計內核等。

12月14日，ARM確認對華禁售其最新的Neoverse V系列架構。這將會導致阿里等云計算企業(yè)后續(xù)芯片設計難以同步迭代，進而影響國內云計算、需要高精算力的超算以及人工智能等產業(yè)的發(fā)展。

在這樣的環(huán)境背景下，一些中國芯片公司開始尋求采用日益復雜的開源芯片RISC-V，以取代ARM的設計。但國內業(yè)界還有待進一步采取有效對策，以實現技術及產業(yè)等發(fā)展突圍。

什么是先進封裝技術？

集成電路產業(yè)鏈包括集成電路設計、集成電路晶圓制造、芯片封裝和測試、設備和材料行業(yè)。芯片封裝測試環(huán)節(jié)是指芯片制造工藝完成后的封裝測試環(huán)節(jié)，傳統(tǒng)封裝方式包括DIP、SOP、QFP等。

先進封裝是相較于傳統(tǒng)封裝而言。隨著電子產品進一步朝向小型化與多功能的發(fā)展，芯片尺寸越來越小、種類越來越多等，使得三維立體（3D）封裝、扇形封裝（FOWLP/PLP）、微間距焊線技術，以及系統(tǒng)封裝（SiP）等先進封裝技術成為延續(xù)摩爾定律的最佳選擇之一。

蘋果的M1 ultra芯片采用臺積電的CoWoS-S封裝技術，將兩顆M1 Max晶粒從內部進行互連，從而提升了芯片的性能水平；華為的芯片疊加專利也是如此，是將兩顆14nm芯片合并成一顆芯片，從而擁有與7nm不相上下的性能水平。

先進制程工藝走到物理極限之后，未來芯片性能對于設計與封裝的依賴就會變得越來越大。研究機構Yole的數據顯示，2021年先進封裝市場規(guī)模已經達到了約350億美元，到2025年這一數字將上升至420億美元。

而Chiplet就是對傳統(tǒng)SiP技術的繼承與發(fā)展，屬于先進封裝的一種。其可將多種芯片（如I/O、存儲器和IP核）在一個封裝內組裝起來，這樣可以通過對不同功能模塊的芯片選用合適的制程工藝，從技術方面實現各功能的最優(yōu)化、成本的最小化、性價比的最大化、模塊復用的靈活化。

簡單來說，Chiplet技術是對原本復雜的SoC芯片的解構，將滿足特定功能的裸片通過die-to-die內部互連技術與底層基礎芯片封裝組合在一起，類似于搭建樂高積木一般，最后集成為一個系統(tǒng)級芯片。

Marvell創(chuàng)始人周秀文在ISSCC 2015上就提出了類似的芯片架構概念 —— Mochi（模塊化芯片）；2018年，AMD公司率先將Chiplet應用于商業(yè)產品當中，其推出的“霄龍”型號處理器中就采用了小芯片架構設計，是當時功能集成度最高的芯片。

在數字經濟趨勢下，各種超大算力芯片將有望率先采用基于Chiplet的設計實現思路和工程實踐方法。高性能服務器/數據中心、自動駕駛、筆記本/臺式電腦、高端智能手機等將在未來幾年成為Chiplet的主要應用場景，引領該市場增長。

可以從先進封裝技術實現突破

2021年中國本土芯片產值占本土市場需求的比例僅16.7%，總部在中國的企業(yè)占比僅 6.6%。

在集成電路設計和制造環(huán)節(jié)，我國和世界頂尖水平差距較大，特別是在制造領域最為薄弱，而封測環(huán)節(jié)則為我國集成電路三大領域最為強勢的環(huán)節(jié)。根據ittbank數據，2021年全球營收前十大封測廠商排名中，有三家企業(yè)位于中國大陸，分別為長電科技、通富微電和華天科技，分別排名第三、第五和第六。

長電科技去年提出從“封測”到“芯片成品制造”的概念升級，長電CEO鄭力提到：“封測”這個詞已經不能很好地表達先進封裝的含義，以及高密度封裝的技術需求和技術實際狀態(tài)。所以以“成品制造”去描述更為貼切，可以反映當下的集成電路最后一道制造流程中的技術含量和技術內涵。

封裝工藝對于“中國芯”的發(fā)展是具有積極意義的。在頂尖的封裝工藝加持下，通過多芯片的重組堆疊，我們也能實現和高端芯片同樣的性能水平。而這也將降低中國芯對光刻機的依賴，也算是“去美化“進程中的重要一步。

盡管Chiplet目前還不能替代以光刻機的演進為主要方向的傳統(tǒng)集成電路的技術路線，但在一些特定的場景下，Chiplet設計方式結合成熟制程工藝，已經可以“小于等于”先進制程工藝。對于像數據中心等一些對芯片功耗和面積的要求并不高的場景，Chiplet是可以用來解決一些先進工藝不足的難題的。

此外，國內半導體創(chuàng)業(yè)企業(yè)中做CPU、GPU等“大芯片”的企業(yè)越來越多，隨著功能集成要求更多，性能要求更高，設計面臨的挑戰(zhàn)也越來越大，Chiplet則可以實現不同功能模塊的區(qū)隔，根據各自的最優(yōu)迭代節(jié)奏分階段演進，有效降低研發(fā)難度。

此外，先進的封裝技術除了可以提升芯片的性能以外，還可以助力先進工藝的研發(fā)。臺積電能做到今天領先全球的頂尖水平，也得益于其早期在封裝業(yè)務領域的經驗積累，通過封裝業(yè)務外包，逐漸了解芯片構造，進一步研發(fā)技術，積累經驗、培養(yǎng)人才，之后再進入芯片制造的領域。

中國首個原生Chiplet技術標準發(fā)布

12月16日，在“第二屆中國互聯技術與產業(yè)大會”上，首個由中國集成電路領域相關企業(yè)和專家共同主導制定的《小芯片接口總線技術要求》團體標準正式通過工信部中國電子工業(yè)標準化技術協會的審定并對外發(fā)布。

這是中國首個原生集成電路Chiplet技術標準，對中國集成電路產業(yè)延續(xù)“摩爾定律”，突破先進制程工藝限制，探索先進封裝工藝技術具有重要意義。

其實在此之前中國就在著手準備小芯片的標準制定了，2021年5月，由中科院計算所、工信部電子四院以及國內多個芯片廠商，在工信部對《小芯片接口總線技術要求》正式立項。

如今這項標準終于發(fā)布，有助于行業(yè)的規(guī)范化、標準化發(fā)展，為賦能集成電路產業(yè)打破先進制程限制因素，提升中國集成電路產業(yè)綜合競爭力，加速產業(yè)進程發(fā)展提供指導和支持?；蛟S后續(xù)的目標就是完善生態(tài)建設，在標準的基礎上定下長遠的發(fā)展目標。

而在今年3月，在蘋果公司發(fā)布M1 Ultra的前一周，英特爾、AMD、Arm、臺積電、三星、日月光、高通、微軟、谷歌云、Meta等十家巨頭聯合發(fā)起了一項Chiplet的新互聯標準UCle。這幾位成員中有全球頂級的芯片制造商，有全球最大的芯片封測商，也有領先的芯片設計企業(yè)。這次半導體產業(yè)鏈的集結，也被行業(yè)看做Chiplet標準推廣普及的新起點。

除了各大巨頭的追捧外，Chiplet能夠互連的標準和統(tǒng)一的接口同樣是生態(tài)和市場變強變大的重要因素。雖然Chiplet正展現出諸多好處和市場潛力，但是要充分發(fā)揮其效力，仍面臨著一些需要解決的難題和挑戰(zhàn)。

首先，解決互聯標準只是第一步，未來隨著Chiplet技術的發(fā)展終究會使小芯片間的互聯達到更高的密度，要應對先進封裝功能和密度的不斷提升，散熱、應力和信號傳輸等都是重大的考驗。

其次，對于芯片設計來說，雖然依托Chiplet無需再去設計復雜的大芯片，但是將SoC分解Chiplet化，并將其整合到一個2.5D/3D封裝當中，會帶來系統(tǒng)復雜度的大幅提升，在系統(tǒng)設計方面存在較大挑戰(zhàn)。

最后，在芯片測試層面，將一顆大的SoC芯片拆分成多個芯粒，相較于測試完整芯片難度更大，尤其是當測試某些并不具備獨立功能的Chiplet時，測試程序更為復雜。

除了芯片設計、驗證、封裝與測試以外，Chiplet技術需要EDA工具從架構探索、芯片設計、物理及封裝實現等提供全面支持，以在各個流程提供智能、優(yōu)化的輔助，避免人為引入問題和錯誤。支持Chiplet芯片設計的EDA工具鏈以及生態(tài)是否完善，是否可持續(xù)發(fā)展，也是Chiplet技術成功所需要解決的關鍵問題。