捷聯(lián)慣性導航計算機系統(tǒng)架構發(fā)展綜述

0   引言

慣性導航系統(tǒng)(Inertial Navigation System，INS)^[1]，是利用陀螺儀和加速度計^[2]，測量載體的加速度和角速度，并實時解算其速度、位置及姿態(tài)的系統(tǒng)^[3]。慣性導航系統(tǒng)在運行過程中既不會接收外部信號，更不會向外輻射電磁波。高隱蔽性、全天候、快速響應^[4]的特性使得慣導系統(tǒng)在飛機、艦船、火箭和戰(zhàn)略武器中起到了核心的作用。同時慣性導航也在逐步走向民用，在海底勘探、地下開發(fā)、隧道施工、機器人技術等新的國民經(jīng)濟應用場景下，有著大量的工業(yè)落地案例，發(fā)揮了巨大作用^[5]。

慣性導航系統(tǒng)根據(jù)原理不同包含平臺和捷聯(lián)兩類。前者將慣性敏感器件安裝在機械平臺上，建立慣性坐標系；而后者則將其直接安裝于載體本身，建立導航坐標系。前者的結構一般較復雜，體積龐大，低靈活性大大限制了應用場景，后者利用數(shù)學計算平臺取代了傳統(tǒng)的機械結構物理平臺，大大簡化了系統(tǒng)結構。體積小、成本低、便于安裝、靈活更新的諸多優(yōu)點使得捷聯(lián)慣導系統(tǒng)脫穎而出，在21 世紀后廣泛取代了平臺慣導系統(tǒng)。

第二次世界大戰(zhàn)時期，德國人VonBraun 率先設計出了V-2 型火箭，它的成功發(fā)射揭開了“慣性導航技術”這一新興的領域。1970 年4 月，美國宇航局的“阿波羅13 號”載人飛船在任務過程中發(fā)生嚴重爆炸后，憑借備用的捷聯(lián)導航系統(tǒng)，得以安全返回地面，至此慣性導航技術的發(fā)展邁上了新的臺階并愈發(fā)成熟[6]。國內的慣性技術依賴蘇聯(lián)進行艱難起步，篳路藍縷。在進入2000年后，以我國的“神舟”飛船為首的航天事業(yè)廣泛應用了捷聯(lián)慣導技術，在戰(zhàn)略武器和運載火箭等國防領域成為了中堅力量。本文將重點聚焦于捷聯(lián)慣導系統(tǒng)的核心計算機架構及其硬件平臺，通過分析捷聯(lián)慣導計算機的不同架構、系統(tǒng)組成，對其硬件架構的發(fā)展迭代情況進行總結歸納，并結合時下的新技術對其未來發(fā)展方向提出預測。

1   導航計算機的任務分析

不管導航計算機安裝在何種類型的物體上，它的基本工作內容都可以總結提煉出3 個基本方面：采集、解算、通信。

1.1 數(shù)據(jù)采集

通過特定串口采集陀螺儀和加速度計的輸出數(shù)據(jù)^[7]。由于輸出的信號類型會含有模擬信號，所以要設計信號的A/D 轉換，把模擬信號轉換成為可以被處理的數(shù)字信號，這個過程中往往還伴有調理濾波等。部分場景還要考慮到溫度對慣性敏感元件的影響，進行溫度信號的采樣處理。

1.2 數(shù)據(jù)解算

數(shù)據(jù)解算的實質就是利用上個時刻的導航信息，計算出這個時刻的導航信息，包括姿態(tài)、速度、位置^[8]。

1.3 和PC通信

前兩步產(chǎn)生的數(shù)據(jù)要傳輸給PC 機，進行輸入數(shù)據(jù)和導航數(shù)據(jù)的存儲。同時需要考慮到程序錯誤、內存溢出等常見故障的報警和檢測功能^[9]。

2   導航計算機發(fā)展現(xiàn)狀

導航計算機誕生之初，直接采用的是體積和重量都十分龐大，且運行功耗很高的PC 機，但由于其過于得不夠靈活已經(jīng)被淘汰^[10]。之后人們開始考慮研制專用的平臺來完成這一特定的任務。1980 年前后，研究人員開始使用PC/104 導航計算機，它通過單獨開發(fā)主板及插卡的架構，大幅度削減了體積和功耗。同時為了提高適用性采用了更為通用的電源供電。其處理器通用配置是Intel公司的 8086，運行在Linux 和DOS 操作系統(tǒng)下。但是PC/104 要擴展多串行口和外接AD 采樣卡，進而降低了其靈活性，使其幾乎無法應用在較小型運載體上，因此降低功耗和縮減體積的目標還是迫在眉睫^[11]。

隨著半導體和電子產(chǎn)業(yè)的革命性發(fā)展，通用CPU、微控制器MCU 和DSP 處理器的優(yōu)勢逐步展露^[12]。伴隨嵌入式編程的興起，科研機構開始研究使用各種嵌入式處理器作為核心的導航計算機。本文將聚焦國內科研單位和高校對導航計算機的研究，通過梳理大量的文獻，針對常見的導航計算機的體系結構進行了分類總結，并指出不同體系結構的優(yōu)勢和不足。

2.1 以DSP、ARM或單片機作為單獨的核心處理器

電子科技大學的紀杭辛選用了32 位TI 公司的DSP芯片TMS320F2812 作核心^[13]，負責主要的導航解算任務。同時為了克服隨時間積累的誤差，外掛了GPS 接收機構成組合導航，進一步成功實現(xiàn)了GPS/INS 位置和速度組合解算。

以浮點DSP 為核心的優(yōu)勢是精度高，對采集到的數(shù)據(jù)，解算處理速率快，但其缺點是需要擴展接口來克服外設接口比較少的弊端，但是外接擴展反而會增大導航計算機的體積與功耗^[14]?？v然ARM 擁有更完善的軟件生態(tài)系統(tǒng)，在接口控制和數(shù)據(jù)傳輸方面勝過DSP，但是解算速度慢于高性能的DSP。因此單核心的導航計算機大多選擇DSP。

2.2 DSP 或ARM與單片機的雙機組合系統(tǒng)

哈爾濱工程大學的金紅新使用單片機ATmega128L和DSP TMS320VC5402 進行組合設計了導航計算機^[15]。擁有豐富的外設接口的單片機作為主機，負責數(shù)據(jù)采集任務，預處理任務和系統(tǒng)控制任務，DSP 則擔任從機的角色，專注于導航解算等任務，繞開了自身較為薄弱的數(shù)據(jù)交換和外設控制。這種“主機+ 從機”的主從式、緊藕合的導航計算機的優(yōu)勢明顯成為主流選擇。

雙機組合的主從結構系統(tǒng)面臨的一大困難，便是雙芯之間的數(shù)據(jù)交換和共享。對數(shù)據(jù)的實時性要求很高，采集的導航數(shù)據(jù)和DSP 每次接收到的數(shù)據(jù)都要確保是最新的。在整個軟件的設計流程中，如何避免單片機和DSP 在同一時間，對同一數(shù)據(jù)存儲區(qū)進行同時操作而產(chǎn)生讀寫沖突成了必須要重視的問題。因此雙機主從結構的導航計算機的通信編程常常十分復雜，從而降低整個系統(tǒng)可靠性、穩(wěn)定性，提升了開發(fā)設計難度。

2.3 DSP和ARM組合

為了攻克雙處理器主從結構在數(shù)據(jù)交換上的難題，DSP+ARM 的思路也應運而生。高性能、低功耗的ARM控制接口豐富，數(shù)據(jù)采集和系統(tǒng)控制的能力強悍，十分適合和DSP 組合設計捷聯(lián)導航計算機，便于控制體積和功耗，保證性能等同時不失適用性^[16]。但弊端在于系統(tǒng)硬件結構基本固定后，擴展性受到大大的限制。特別是后續(xù)如果計劃針對系統(tǒng)的功能進行附加和軟硬件升級，則十分不方便。因此，這種結構的慣導計算機并沒有大規(guī)模應用到實際工程和設計任務當中。

2.4 DSP和FPGA的組合

進入21 世紀人們希望將導航計算機部署應用在更多的場景中。這種需求對導航計算機進一步提出了體積更小、成本更低、維護更方便等新發(fā)展方向和要求^[17]。特別是半導體芯片革命性的迭代發(fā)展使得迷你捷聯(lián)導航系統(tǒng)成為了可能。FPGA 擁有豐富的邏輯資源、強大的邏輯控制和時序控制能力，讓人們看到了應用的可能。特別是它還有足夠的擴展IO 接口，并且在數(shù)字信號處理方面的不俗能力，使得利用FPGA 設計捷聯(lián)導航計算機成為現(xiàn)實。

哈爾濱工程大學的楊梟以“DSP+FPGA”作為雙核心的硬件架構，設計了基于光纖陀螺的捷聯(lián)導航數(shù)據(jù)處理系統(tǒng)^[18]。由FPGA 完成數(shù)據(jù)采集后，用多余的資源代替DSP 進行濾波工作，DSP 只承擔接收數(shù)據(jù)后的解算。由于光纖陀螺零漂、標度因子的性能指標對溫度變化十分敏感，必須引入溫度采集模塊來進行溫度補償。整個系統(tǒng)工作過程中，可以通過引入中斷響應來給FPGA濾波時間，完成任務后向DSP 提出中斷請求，再由DSP 來讀取數(shù)據(jù)^[19]。特別的是，光纖捷聯(lián)慣導系統(tǒng)數(shù)據(jù)采集模塊含有模擬電路，而慣導核心解算模塊為數(shù)字電路，應使用光電耦合器，隔離數(shù)據(jù)采集模塊和導航計算機模塊，從而提高電路可靠性和性能指標。

DSP 滿足導航計算機對解算算法的高精度要求，且FPGA 眾多的接口便于實現(xiàn)功能自定義，即使有外接擴展其他設備的需求也能十分靈活地應對。DSP+FPGA這一對組合在保證了高性能、高可靠性的核心要求前提下，也符合了小體積、低功耗的新發(fā)展要求。最重要的是，整個系統(tǒng)后期的升級維護方便，確定的硬件不需要升級和改變，只需要對相應的軟件算法進行升級迭代就可以設計定制化極強的導航計算機。因此這種結構的導航計算機迅速成為了當下最主流的選擇。

2.5 SOC和SOPC結構

SOC（System On Chip，片上系統(tǒng)）是由中央處理器控制存儲器件和其他功能模塊并將他們統(tǒng)一集成在一枚芯片上的片上系統(tǒng)。將傳統(tǒng)的DSP 或ARM 硬核處理器系統(tǒng)和FPGA 再進行進一步集成，就是SOC FPGA。當前十分成熟產(chǎn)品有Intel 公司的 Cyclone V SOCFPGA。如圖所示，它在ARM 和FPGA 之間進行大帶寬高速連接，同時擁有兩者的優(yōu)勢：既可以靈活地運行圖形化Linux，又可靈活定制豐富的IO。SOC FPGA 在導航解算方面有很大的應用空間和前景，可以最大化利用FPGA 的可編程優(yōu)勢，完成導航數(shù)據(jù)采集和處理，進而輔助協(xié)同ARM 進行導航數(shù)據(jù)的解算。

進一步來說，SOPC（System On a Programmable Chip，可編程片上系統(tǒng)）是一種特殊的SOC FPGA，最大不同在于FPGA 利用集成好的資源實現(xiàn)軟核CPU 而非使用硬核CPU^[20]。硬核處理器在不使用時仍要占用FPGA 資源，而人為搭建的軟核處理器（NIOS II）在不使用時全部的硬件資源可給FPGA 當作資源來使用^[21]。SOPC 設計方式是依據(jù)目標需求進行增加和刪減，極為靈活。它的軟件和硬件都可在系統(tǒng)級上進行定制化編程，是目前導航計算機研究的一大熱點[22]。

3   結束語

通過梳理分析不同的慣導計算機系統(tǒng)架構可以看出，捷聯(lián)導航計算機的架構和硬件方案在過去的20 年間始終在變化、更新，其重要的現(xiàn)實原因就是半導體技術不斷進步所誕生的更為優(yōu)秀的核心處理器在不斷變化。這里對捷聯(lián)慣性導航計算機未來的發(fā)展方向做出進一步的展望和預測：

1）進一步實現(xiàn)更低成本、更小體積和更低功耗仍然是迫切的發(fā)展愿景；

2）充分利用半導體電子設計行業(yè)的自動化設計技術，進一步進行硬件系統(tǒng)可編程的開發(fā)，設計出以SOCFPGA 和SOPC 架構為代表的擴展性更強、自定義程度更高的定制化導航計算機系統(tǒng)；

3）針對嵌入式操作系統(tǒng)更廣泛的挖掘和迭代，通過軟件設計提升系統(tǒng)核心算法的可靠性。

參考文獻：

[1] 陳哲.捷聯(lián)慣導系統(tǒng)原理[M].北京:宇航出版社,1986.

[2] 惠欣.基于虛擬儀器技術的捷聯(lián)慣性導航系統(tǒng)仿真研究[D].哈爾濱:哈爾濱工程大學,2008.

[3] 徐銳.船用光纖陀螺捷聯(lián)慣導系統(tǒng)初始對準技術研究[D].哈爾濱:哈爾濱工業(yè)大學,2013.

[4] 陸元九.陀螺儀及慣性技術導航原理[M].北京:科學出版社,1964.

[ 5 ] KAZUSUKE M . Cur r e n t MEMS t e c h n o l o g y a n d MEMS sensors focusing on inertial sensors[C]. ICSICT,

Beijing,2008, IEEE:2008:2371-2374.

[6] D.H.TITTERTON, J.L.WESTON. Strap down inertial navigation technology[M]. London United Kingdom, The Institution of Electrical Engineers,1997.

[7] 尹德進.捷聯(lián)慣導系統(tǒng)六加速度計配置方案研究[J].中國慣性技術學報,2003,11(2):48-51.

[8] 杜海龍.捷聯(lián)慣導系統(tǒng)姿態(tài)解算模塊的實現(xiàn)[J].光學精密工程,2008(10):1956-1962.

[9] 高梅國,劉國滿,田黎育.高速數(shù)字信號處理器結構與系統(tǒng)[M].北京:清華大學出版社,2009.

[10] 李濤,練軍想,曹聚亮,等.GNSS與慣性及多傳感器組合導航系統(tǒng)原理[J]. 北京:國防工業(yè)出版社, 2011(11)78-135.

[11] 張復宜. SINS/GPS組合導航雙DSP硬件平臺的設計研究[D].哈爾濱:哈爾濱工程大學,2012.

[12] 彭啟琮,李玉柏,管慶. DSP技術的發(fā)展與應用[M].北京:高等教育出版社,2007.

[13] 紀杭辛.基于DSP的某型衛(wèi)星導航計算機信息處理系統(tǒng)設計[D].成都:電子科技大學,2013.

[14] 李莎.捷聯(lián)慣性導航計算機小型化設計[J].導航與控制,2014(4):11-16.

[15] 金紅新.基于DSP的導航計算機研究[D].哈爾濱:哈爾濱工程大學,2006.

[16] 孫光民.SINS/GPS組合導航系統(tǒng)設計與DSP實現(xiàn)[J].微計算機信息,2008(31):227-229.

[17] 汪振國.捷聯(lián)導航計算機的數(shù)據(jù)采集系統(tǒng)設計[D].哈爾濱:哈爾濱工程大學,2013.

[18] 楊梟.光纖陀螺捷聯(lián)導航數(shù)據(jù)處理系統(tǒng)軟硬件設計與實現(xiàn)[D].哈爾濱:哈爾濱工程大學,2007.

[19] Texas Incorporated.TMS320C6000 系列 DSP 的 CPU與外設[M].北京:清華大學出版社,2007.

[20] 羅陽.微慣性組合導航芯片體系結構及其關鍵技術研究[D].長沙:國防科技大學,2009.

[21] 李耀,崔燕.基于 Nios II 的導航系統(tǒng)平臺的設計[J].微計算機信息, 2006(32)2-3.

[22] LONG Da-feng.FPGA在組合導航系統(tǒng)中的應用研究[J].機械工程與自動化,2008(4):126-128.

（本文來源于《電子產(chǎn)品世界》雜志2023年2月期）