三星將推出3D AI芯片封裝技術(shù)SAINT，與臺積電競爭

隨著芯片尺寸的縮小變得越來越具有挑戰(zhàn)性，3D芯片封裝技術(shù)的競爭變得更加激烈。全球最大的存儲器芯片制造商三星電子公司計劃明年推出先進(jìn)的三維（3D）芯片封裝技術(shù)，與代工巨頭臺灣半導(dǎo)體制造公司（TSMC）競爭。

總部位于韓國水原的芯片制造商將使用該技術(shù)——SAINT，即三星先進(jìn)互連技術(shù)——以更小的尺寸集成高性能芯片（包括AI芯片）所需的內(nèi)存和處理器。

據(jù)知情人士周日透露，三星計劃在SAINT品牌下推出三種技術(shù)——SAINT S，垂直堆疊SRAM存儲芯片和CPU；SAINT D，涉及CPU、GPU和DRAM存儲等處理器的垂直封裝；SAINT L，堆疊應(yīng)用處理器（AP）。

目前的2.5D封裝技術(shù)，在大多數(shù)情況下，是將不同類型的芯片并排水平組裝。

消息人士稱，三星的一些新技術(shù)，包括SAINT S，已經(jīng)通過了驗證測試。然而，三星將在與客戶進(jìn)行進(jìn)一步測試后，于明年推出其商業(yè)服務(wù)。

三星2.5D H-Cube芯片封裝解決方案

.

封裝是半導(dǎo)體制造的最后一步，將芯片放置在保護(hù)殼中以防止腐蝕，并提供接口以組合和連接已制造的芯片。

臺積電、三星和英特爾等領(lǐng)先的芯片制造商正在激烈競爭先進(jìn)的封裝技術(shù)，這種技術(shù)可以集成不同的半導(dǎo)體或垂直互連多個芯片。先進(jìn)的封裝技術(shù)允許將多個設(shè)備合并并封裝為單個電子設(shè)備。

封裝技術(shù)可以提高半導(dǎo)體性能，而無需通過超精細(xì)加工來縮小納米尺寸，這具有技術(shù)挑戰(zhàn)性，需要更多時間。

根據(jù)咨詢公司 Yole Intelligence 的數(shù)據(jù)，全球先進(jìn)芯片封裝市場預(yù)計將從 2022 年的 443 億美元增長到 2027 年的 660 億美元。在 660 億美元中，3D 封裝預(yù)計將占約四分之一，即 150 億美元。

臺積電，目前3D封裝領(lǐng)域的領(lǐng)導(dǎo)者

該技術(shù)一直在迅速增長，與生成式人工智能（如ChatGPT）的增長保持一致，這需要能夠快速處理大量數(shù)據(jù)的半導(dǎo)體。

臺積電是芯片封裝技術(shù)的行業(yè)領(lǐng)導(dǎo)者

目前該行業(yè)的主流是2.5D封裝，它使芯片盡可能靠近，以減少數(shù)據(jù)瓶頸。

全球第一大合同芯片制造商臺積電也是全球先進(jìn)封裝市場的領(lǐng)導(dǎo)者，擁有十年歷史的2.5D封裝技術(shù)。

臺積電正在為其客戶測試和升級其3D芯片間堆疊技術(shù)SoIC，包括蘋果股份有限公司和英偉達(dá)公司。臺積電7月表示，將投資900億臺幣（29億美元）建設(shè)一家新的國內(nèi)先進(jìn)封裝廠。

本月早些時候，全球第三大晶圓代工企業(yè)臺灣聯(lián)合微電子公司（UMC）啟動了晶圓對晶圓（W2W）3D IC項目，為客戶提供使用硅堆疊技術(shù)高效集成存儲器和處理器的尖端解決方案。

三星2.5D H-Cube芯片封裝解決方案

聯(lián)電表示，其與ASE、華邦電子、法拉第和Cadence Design Systems等封裝公司合作的W2W 3D IC項目是一項雄心勃勃的事業(yè)，旨在利用3D芯片集成技術(shù)滿足邊緣AI應(yīng)用的特定要求。

英特爾使用其下一代3D芯片封裝技術(shù)Foveros來制造先進(jìn)的芯片。

三星芯片封裝路線圖

自2021年推出2.5D封裝技術(shù)H-Cube以來，全球第二大代工公司三星一直在加速其芯片封裝技術(shù)的發(fā)展。

2023年2月17日，三星董事長李在镕（左三）參觀三星在韓國的芯片封裝生產(chǎn)線

三星表示，2.5D封裝技術(shù)允許邏輯芯片或高帶寬存儲器（HBM）以小尺寸堆疊在硅中介層上。

這家韓國公司4月份表示，它正在提供包裝交鑰匙服務(wù)，處理從芯片生產(chǎn)到包裝和測試的整個過程。

消息人士稱，三星采用新的SAINT技術(shù)，旨在提高數(shù)據(jù)中心和具有設(shè)備上AI功能的移動AP的人工智能芯片的性能。