<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 電源與新能源 > 業界動態 > 基于 GaN 的高效率 1.6kW CrM 圖騰柱PFC參考設計 TIDA-00961 FAQ

          基于 GaN 的高效率 1.6kW CrM 圖騰柱PFC參考設計 TIDA-00961 FAQ

          作者:Aki Li, Rayna Wang時間:2023-12-25來源:TI收藏

          高頻臨界模式 (CrM) 功率因數校正 () 是一種使用 設計高密度功率解決方案的簡便方法。DA-00961 參考設計使用 的 600V 功率級 LMG3410 和 的 Piccolo?

          本文引用地址:http://www.ex-cimer.com/article/202312/454240.htm

          高頻臨界模式 (CrM) 功率因數校正 () 是一種使用 設計高密度功率解決方案的簡便方法。 參考設計使用 TI 的 600V GaN 功率級 LMG3410 和 TI 的 Piccolo? F280049 控制器。功率級尺寸 65 x 40 x 40mm,功率密度大于 250W/inch3;在 230V 交流輸入和滿載情況下效率可達 98.7%;功率因數>0.99,輸入電流THD小。此設計適用于多種空間有限的應用,如服務器、電信和工業電源等應用。同時硬件設計符合傳導發射、浪涌和 EFT 要求,可幫助工程師實現 80+ Titanium 規格。

          為工業界提供了一套前沿的解決方案,本 旨在解決大量工程師在學習本參考設計過程中遇到的常見問題。

          1. 的控制程序獲取途徑?

          TIDA-00961所有的資料(包括原理圖和程序)已開放,可在DigitalPower SDK中獲取,程序文件位置:

          C:tic2000C2000Ware_DigitalPower_SDK_1_01_00_00solutionstida_00961f28004xpfc2philtrmttpl

          DigitalPower SDK可通過官網下載安裝,其中還包含所有芯片的參考例程、最新的參考設計源代碼、powerSUITE設計工具等。(下載鏈接)

          2. 參考方案的設計功率為1.6kW, 如果想應用于更高的功率場合,有什么建議?

          TIDA-00961滿載設計功率為1.6kW(high line 230V)、1.2kW( low line 110V),主要是考慮到GaN 半橋功率板的設計功率,同時由于CrM控制模式下峰值電流為平均電流的兩倍,因此建議在CrM模式下,一個GaN 半橋功率板對應的設計功率為1kW,所以,本參考設計實際可工作在2kW的滿載功率(已通過實際測試)。若想將本方案應用在更高功率的場合,例如3kW,可參考以下3種實現方式:

          1)采用多管并聯方式,例如通過雙管并聯將功率回路上的GaN引入的導通損耗降為原來的一半,從而可在不變拓撲和控制方式基礎上提高功率;

          2)增加交錯并聯的相數,例如,升級原兩相交錯拓撲為三相交錯并聯拓撲,同時在控制上,將其他兩相的移相角度由1800改為1200和2400。

          3)目前方案采用的GaN是LMG3410(Rdson=70m?),下一代GaN Polaris 即將推出(預計2019年上半年,目前可聯系TI 銷售團隊進行樣片申請),其擁有更低的導通電阻(Rdson=50m?),單管能承擔更大的功率,且與LMG3410管腳兼容,硬件拓撲和軟件控制皆無需變動。因此,直接采用Polaris是提高系統功率的最簡便方式。

          3. 同樣使用 GaN實現高效率的參考設計PMP20873是基于CCM模式的,方案采用CrM控制是出于什么考慮?

          TI GaN LMG3410 避免了Si MOSFET的反向恢復問題,因而可用于實現拓撲的CCM工作模式,可見參考設計PMP26873,但注意到該設計的開關頻率為100kHz,如果想通過進一步提高開關頻率來提升功率密度,CCM的工作模式將會遇到瓶頸。雖然GaN的開關損耗表現相比Si MOSFET 有優勢,但具體來看(見圖 1),在硬開關時其開通損耗比關斷損耗高,一旦開關頻率提高到幾百或MHz,開關損耗的比重將大大提高。因此,通過采用CrM模式實現零電壓開通(ZVS)為更高的開關頻率和更高的功率密度提供了可能。

          圖片.png

          圖 1 硬開關時GaN對應的開通損耗和關斷損耗

          4. 參考設計采用兩相交錯的拓撲的原因是什么?

          1) 通過兩相交錯并聯,系統的功率等級可以提升至原來的兩倍

          2) 相比于兩相交錯并聯,同等功率的單相電路在CRM模式下,電流有效值大,由于開關周期內的峰值電流為平均電流的兩倍,因此電流波動大,必然會增加線路和器件的導通損耗。通過交錯并聯使得各相輸入電流或各相輸出電流的紋波相互抵消,大大改善了THD表現,對輸入差模濾波器以及輸出電容的大小要求降低了,同時紋波的減小也使得輸入濾波器以及輸出電容上的損耗減小。

          5. 如何理解Phase shedding?

          Phase shedding用于提高系統效率,當負載變小時(小于設定的電流閾值),使能Phase shedding關閉第二相,從而提高系統在輕載時的效率。值得注意的是,需控制Phase shedding使能的時刻發生在電壓過零點的瞬間,此時環路中的能量最小,從而避免由于Phase shedding導致的電流的過沖或振蕩現場。

          6. 在程序中,當負載變大要加入第二相時,為什么要有gv_out = gv_out*(0.6)的處理?

          0.6的系數處理上為了防止潛在的電壓過沖問題。在輕載情況下只有一相工作,此時若負載增大至超過設定的閾值時,此時需要立即使能第二相,若此時第二相采用的占空比與第一相的前一時刻占空比一致,相當于產生兩倍于之前的能量輸出,由于此時負載只是小幅增大,因此將導致很大的輸出電壓過沖。因此,理論上公式中的系數應采用0.5,但考慮到實際負載仍在變大,采用0.6的系數較為合適。

          7. 參考設計的PWM 頻率最高達1.2MHz,主要靠什么保證?

          3) 寬禁帶半導體器件GaN使得MHz的開關頻率成為可能,TI的 LMG3410內置驅動,最大程度上減小了環路寄生電感的影響,在高頻開關動作下依然能保持很低的損耗。

          4) 在如此高頻的開關下實現系統的精準高效控制,依賴于TI的新一代C2000 MCU TMS320F28004x的優異計算能力。100MHz的主頻,除了浮點運算單元(FPU),增加了三角函數運算單元(TMU),通過硬件加速,大大加快了除法、正余弦和均方根等復雜運算的速度,從而保證了在高頻中斷內環路控制、ZVS控制等算法的實現。同時,F28004x的Type 4 ePWM可實現占空比、周期、死區時間的高精度控制,在高頻開關下保持控制的精確性和準確度。

          8. 高頻工作下兩相交錯的控制如何保證一致而不出錯?

          本參考設計采用新一代的C2000 MCU TMS320F28004x,最新的Type 4 ePWM引入了一次加載和全局加載功能,保證了占空比、相位等寄存器基于同一設定事件同時更新,可避免潛在的在多相控制應用中的相位控制出錯問題。

          9. 開關頻率達到MHz,在EMI上是否有挑戰?

          相比傳統的CCM模式下PFC應用場合,本參考設計的開關頻率最高達到MHz,同時采用兩相交錯并聯控制,理論上能大大減小差模濾波器的體積,但也注意到CrM模式是變頻控制,對濾波器設計的要求會相應提高;另一方面,GaN LMG3410可通過調整外部電阻大小靈活調整dv/dt,有助于改善EMI問題。目前,本參考設計的開發板正計劃交付EMI測試,我們會把測試結果盡快更新出來。

          10. 程序中的controlISR 中斷頻率為50kHz,包含了大量運算,該中斷運行后剩余多少時間?

          controlISR 中斷主要用于電流環控制、鎖相環的計算等,通過實際的測試獲得該中斷所需運行時間為12.4μs,CPU 帶寬占用約為60%,見圖 2。此外,控制程序還包含其他兩個中斷,分別是:頻率為10kHz的tenKHzISR , 用于電壓環和phase shedding處理,所需運行時間為20.8 μs;頻率為PWM 頻率的1/3 的pwmISR,用于ZVS 調整和移相同步控制,所需運行時間為2.04 μs。由此可知,得益于F28004x優異的計算能力,該控制系統的CPU 帶寬占用率比較低,仍能為額外的用戶功能提供足夠的裕度。

          圖片.png

          圖 2 系統中斷運行所需時間

          11. 原理圖中沒有OCP等保護電路,該保護功能怎么實現?

          1) 本方案無需外部OCP電路,通過采樣輸入電流,直接利用F28004x片上的窗口比較器(CMPSS)同時實現對輸入電流的正負半周的OCP,不需經過CPU的判斷處理,通過硬件實現約60ns的快速保護能力。

          2) 此外,TI GaN LMG3410內部集成了OCP、OTP等保護功能,若功率回路出現過流,LMG3410能夠立刻關斷實現保護功能。

          12. 原理圖中PFC的boost電感為15uH,怎么避免在輸入電壓過零點時刻的電流尖峰?

          方案中的boost電感較小,即使很小的電壓也會引起快速的電流變化,尤其在電壓過零點時,易出現電流尖峰現象。因此,本設計在輸入電壓過零點時瞬間,由于采用軟啟動控制,通過判斷輸入電壓的大小,利用狀態機控制GaN和MOSFET的開關時序,消除了過零點的電流尖峰,進一步提升電流的THD。關于軟啟動的具體原理可參考TIDM-1007參考設計說明中的 2.4.4節<Soft Start Around Zero Crossing for Eliminate or Reduce Current Spike>

          13. 一個開關周期內的功率管開通和關斷時間如何決定?

          本系統的控制模式基于恒導通時間模式,控制系統由輸出電壓外環和輸入電流內環構成,開通時間Ton主要取決于電壓環,同時引入電流內環做微調優化輸入電流的THD。關斷時間Toff根據伏秒平衡原理求得。

          14. 硬件電路中哪些是ZVS檢測電路的有效部分?

          答:我們在設計的過程中曾采用了多種實現ZVS的方式,目前有效的ZVS檢測信號為ZVS1_2和ZVS2_2。其中用于產生ZCD_OUTPUT1/2、ZVS1/2和CROSSOVER信號的電路是冗余的,已經不再使用。

          圖片.png

          圖 3 冗余電路

          15. 參考設計中是如何實現ZVS的?

          參考設計通過兩種機制實現ZVS:調整開啟主工作管前的死區時間和調整續流管的導通時間,具體如下:

          1)   調整開啟主工作管前的死區時間

          通過電路分析可得,當續流管關閉,開啟主工作管前,主工作管上的Vds電壓滿足:

          圖片.png

          其中,

          圖片.png


          當輸入和輸出電壓滿足Vin<0.5Vout時,在主開關管關斷時,通過電感和開關管寄生電容的諧振,Vds可以到達0,從而可以自然實現零電壓開通ZVS。當Vin>0.5Vout,Vds無法通過諧振到達0,若要實現全范圍的ZVS,則需要加入額外的控制算法。具體思路為在電感電流下降到0之后,提供一段時間(死區時間)的負向電感電流Io,為諧振回路注入能量,使得Vds可以到達0。

          在Vds降到0時,有

          圖片.png

          進一步求得死區時間,

          圖片.png

          另外,當Vin<0.5Vout時,對應的死區時間為

          圖片.png

          2)   調整續流管的導通時間toff_calc

          通過外部ZVS檢測電路,該電路用于檢測Vds的斜率(dv/dt),產生ZVS1_2作為F28004x片上的窗口比較器(CMPSS)的輸入信號。如果主工作管開啟時刻產生較大的ZVS1_2,則通過CMPSS判斷出此時ZVS沒有實現(zvs_lost = 1),因而需在下一個開關周期增加續流管的導通時間toff_calc;若判斷此時實現了ZVS,則在下一個開關周期減小續流管的導通時間,避免引入過多的負向電流影響系統效率,因此,這是一種動態調整機制。此外,在程序計算toff_calc時,對于Vin>0.5Vout工況,toff_calc在伏秒平衡計算結果基礎上,也加入一段與輸入電壓大小正相關的延時時間,具體可見acSine_diff的計算。

          16. 主工作管關斷到續流管開通的死區時間是固定的么?

          該死區時間對應開關管的寄生電容和boost電感的諧振時間,在傳統的模擬控制中,一般采用固定的死區時間設置,而在一個輸入電壓AC周期內,該諧振時間是變化的,因此,過長或過短的死區時間都不利于提高效率,同時易導致開關動作時機不合適引起的振蕩問題。本設計采用自適應死區控制,每個開關周期內都采用死區時間 ,從而進一步提高系統效率。

          17. 系統能在全范圍內實現ZVS嗎?

          答:目前更新的程序中,可實現全范圍ZVS控制的工況為:Vin有效值小于 210V。當

          Vin有效值大于 210V時,目前沒有根據ZVS檢測調整續流管的導通時間(ZVS extension),當前代碼用于V2版本硬件電路,未來會優化代碼,使ZVS extension在V3版本電路上可工作于210V以上。

          18. 怎么理解SPLL_1PH_SOGI_FLL_run(&spll3,ac_vol_sensed),鎖相環的用途是什么?

          SPLL_1PH_SOGI_FLL_run作為C2000 官方庫函數功能之一,可通過DigitalPower SDK進一步了解,具體用法和原理可參考文檔《 Digital Power Library USER’S GUIDE》,文件位置C:tic2000C2000Ware_DigitalPower_SDK_1_01_00_00docs。

          在本程序中,鎖相環對輸入電壓進行頻率和相位檢測,目的在于:

          1) 進行正負半周開狀態切換的時刻判斷;

          2)在電壓過零點時對開關信號進行軟啟動處理,使得過零點處的電流平緩過渡,避免電流毛刺的產生;

          3)電壓相位對應的正弦值用于計算電流環的電流給定值(ac_cur_ref_inst = ac_cur_ref*acSine ,ac_cur_ref為電壓環的輸出),用于電流環的準確跟蹤;

          19. 在程序中,控制電流環的語句gi_out=DCL_runPI_C1(&gi, SFRA_F_INJECT(ac_cur_ref_inst), ac_cur_sensed),其中SFRA_F_INJECT(ac_cur_ref_inst)怎么理解?

          本控制程序內集成了Software Frequency Response Analyzer (SFRA)功能,工程師可直接利用本程序啟用SFRA功能在線獲得系統的環路帶寬等參數,無需增加任何硬件設備。一旦使能SFRA功能,SFRA_F_INJECT(ac_cur_ref_inst)代表的信號為在ac_cur_ref_inst基礎上疊加特定頻率的小信號干擾量。值得注意的是,SFRA功能是服務于項目開發階段的工具,一旦系統參數調試完畢,可去掉相應的SFRA內嵌代碼,釋放其占用的帶寬,具體可見SFRA的具體使用說明。

          20. 為什么說明書給出的測試結果顯示系統工作在Pout = 800W(Vin = 230V)附近時,THD值會跳變?


          圖片.png

          圖 4 THD測試結果

          由于該階段會發生相切(phase shedding)到相加(2nd phase on)的變化,相加后每相所帶的負載值變小為原單相運行時的一半。由于低負載時的THD要比高負載時差些,所以導致開啟第二相時,THD的值會突然增加。



          評論


          相關推薦

          技術專區

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();