一種超低功耗、容錯(cuò)的靜態(tài)隨機(jī)存儲(chǔ)器設(shè)計(jì)

表1比較了在不同的電源電壓下的最大工作頻率和功耗，其中分析了亞閾值電壓0．3 V，0．4 V，0．5 V以及低電源電壓1 V時(shí)的相關(guān)數(shù)據(jù)。從表1可以看出，本文設(shè)計(jì)的SRAM對(duì)于許多低速應(yīng)用要滿足一定的速度的同時(shí)，其功耗也非常低。

在亞閾值電壓下工作的電路設(shè)計(jì)中，尤其對(duì)于存儲(chǔ)器的設(shè)計(jì)，待機(jī)漏電功耗占據(jù)了所有功耗的主要部分。表2是在0．3 V的電壓下，三種不同的存儲(chǔ)單元即常規(guī)的6T單元，常規(guī)DICE單元，本文提出的存儲(chǔ)單元之間待機(jī)漏電流的比較。

從表2可以看出，常規(guī)DICE單元漏電流是6T單元漏電流的2倍，本文設(shè)計(jì)的基于DICE結(jié)構(gòu)的存儲(chǔ)單元的漏電流略高于常規(guī)DICE單元的漏電流，使其功耗也略高于常規(guī)DICE單元的功耗，但是這對(duì)于電路的穩(wěn)定性是有意義的。

圖6顯示了SRAM的仿真波形，從波形可以看出，采用本文設(shè)計(jì)的存儲(chǔ)單元結(jié)構(gòu)，該SRAM具有穩(wěn)定的數(shù)據(jù)輸出，從而保證了SRAM工作的穩(wěn)定性，同時(shí)該結(jié)構(gòu)可以有效地防止單粒子翻轉(zhuǎn)效應(yīng)。

4 結(jié)語(yǔ)

本文介紹了由16個(gè)晶體管組成的存儲(chǔ)單元，這種基于DICE結(jié)構(gòu)的SRAM存儲(chǔ)單元與許多常規(guī)的存儲(chǔ)單元相比，提高了電路的穩(wěn)定性和可靠性。因其工作在亞閾值電壓下，漏電流和功耗相對(duì)于常規(guī)的DICE存儲(chǔ)單元稍大一些，但它能夠在讀取數(shù)據(jù)過(guò)程中有效地防止單粒子效應(yīng)對(duì)電路的影響。本文提出的存儲(chǔ)單元是為了工作在亞閾值電壓下，此時(shí)存儲(chǔ)單元的漏電流遠(yuǎn)遠(yuǎn)比工作在標(biāo)準(zhǔn)電壓下的漏電流低得多，所以這種存儲(chǔ)單元對(duì)于低功耗、高穩(wěn)定性電路具有廣泛的應(yīng)用前景，例如在空間技術(shù)應(yīng)用、電路通信、生物醫(yī)學(xué)以及軍事應(yīng)用領(lǐng)域中。