<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          關 閉

          新聞中心

          EEPW首頁 > 工控自動化 > 設計應用 > USB讀數裝置及上位機的設計

          USB讀數裝置及上位機的設計

          作者: 時間:2012-04-16 來源:網絡 收藏

          1.3 FPGA模塊
          本設計的FPGA采用XILINX公司的Spartan-2系列的XC2S50,包括FPCA配置電路和FPGA時鐘電路及接口配置。
          FPGA的配置方式靈活多樣,本設計根據芯片是否能夠自己主動加載配置數據以及比特流的位寬,利用主串模式進行配置FPCA,如圖2所示。在FPGA的輸出端口上為每個端口連接了一個電阻,起到耦合限流的作用,使外部接口與FPGA進行匹配,防止電流過大等不良影響而燒壞芯片。

          b.JPG


          1.4 接口模塊
          一般的接口芯片種類大致可分為:主控制器、根集線器、接口芯片以及具有接口的微控制器。本設計利用的是EZ-USB FX2LP系列的CY7C68013A-128PIN芯片。
          本設計采用0XC0的EEPROM啟動方式。即在EEPROM中首字節(jié)寫入0XC0,并將VID、PID、DID和配置字節(jié)寫入EEPROM。芯片上電后,將這些數據復制到片內存儲器,并將其發(fā)送給主機,由主機根據ID數據選擇合適的固件程序下載到USB芯片內。本設計使用具有I2C總線接口的串行EEPROM芯片AT24C64。AT24C64具有8192 x 8位容量,可重復擦除100萬次。
          1.5 FLASH存儲器模塊
          FLASH存儲器存儲著記錄器的數據,本設計的目的就是從FLASH中讀取數據并傳入計算機進行保存。本設計采用SAMSUNG公司的K9F5608UO D NAND FLASH存儲器。其特點如下:存儲單元陣列為(32M+1024k)bit×8bit;總共64k的塊,每塊含32頁,每頁為512+16字節(jié);以頁為單位編程(200μs典型編程時間),以塊為單位擦除(2ms典型擦除時間);命令、地址、數據復用端口;提供硬件數據保護功能。

          c.JPG


          本設計的硬件連接電路如圖3所示。其中MAX1658為K9F5608UOD提供電源,排阻起到耦合限流作用。



          關鍵詞: USB 讀數裝置 上位機

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();