Cadence 推出新版 Palladium Z2 應用，率先支持四態硬件仿真和混合信號建模技術來加速 SoC 驗證

內容提要

· 四態硬件仿真應用可加速需要 X 態傳播的仿真任務

· 實數建模應用可加速混合信號設計軟件仿真

· 動態功耗分析應用可將復雜 SoC 的功耗分析任務加快 5 倍

中國上海，2024 年 1 月 22 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布推出一套新的應用，可顯著增強旗艦產品 Palladium^? Z2 Enterprise Emulation System 的功能。這些針對特定領域的應用可幫助客戶管理不斷增加的系統設計復雜性，提高系統級精度，并可加速低功耗驗證，尤其適用于一些先進的芯片領域，如人工智能和機器學習（AI/ML）、超大規模和移動通信。

當今的設計變得越來越復雜，客戶需要一流的容量、性能和調試效率來滿足產品上市時間要求。新推出的 Cadence^? 應用和更新提供了業界領先的性能和功能，有助于輕松應對這些日益增長的挑戰。新增的增強型 Palladium 應用包括：

· 四態硬件仿真應用：業界首創的四態硬件仿真功能可加速需要 X 態傳播的仿真任務，例如對具有多個開關電源域的復雜 SoC 進行低功耗驗證。

· 實數建模應用：業內首個實數模型硬件仿真功能，可加速混合信號設計的仿真。

· 動態功耗分析應用：新一代大規模并行架構，可對復雜的 SoC 進行數十億邏輯門、百萬時鐘周期的功耗分析，速度比之前的版本快 5 倍。

“為了跟上當今先進的 SoC 設計要求，客戶需要一種能夠提供高性能的硬件仿真解決方案，同時它還要具備快速和可預測的編譯能力以及強大的調試能力，”Cadence 硬件系統驗證研發部副總裁 Dhiraj Goswami 表示，“隨著我們推出這些新的 Palladium 應用，客戶可以加速其 X 態傳播以及混合信號的硬件仿真，這在業界尚屬首次。”

Palladium Z2 硬件仿真系統是更廣泛的 Cadence Verification Suite 驗證套件的一部分，支持公司的智能系統設計（Intelligent System Design?）戰略，旨在實現卓越的 SoC 設計。

客戶評價：

“NVIDIA 多年來一直利用 Cadence Palladium Emulation 硬件仿真平臺來完成我們的早期軟件開發、軟硬件驗證和調試任務。我們與 Cadence 密切合作，為新的 Palladium 應用提供開發意見，其中就包括業界首款實數建模和四態硬件仿真應用。使用新的應用，我們可以加速和集成實數建模結構，將其作為我們大型 GPU 的一部分，提高模擬、數字和軟件行為的系統級精度，加快產品上市。”

- NVIDIA Corporation

硬件工程副總裁 Narendra Konda

“MediaTek 的創新 SoC 涵蓋移動通信、智能家居和物聯網應用，為了滿足客戶日益增長的性能需求，我們的 SoC 設計變得愈加復雜。與上一版本相比，Cadence 此次推出的面向 Palladium Emulation System 的新一代動態功耗分析應用，幫助我們將先進 SoC 設計的功耗分析和直接報告生成速度提升了 5 倍。”

- MediaTek

副總監 Debra Lin

“三星需要借助一流的硬件仿真技術來開發最先進、最復雜的 SoC，多年來我們一直是 Cadence Palladium Emulation System 的忠實用戶。借助新的四態硬件仿真應用，我們可以加快復雜 SoC 設計的低功耗驗證，提高驗證精度和低功耗覆蓋率，同時提高整體的驗證吞吐量。”

- 三星電子

副總裁 Seonil Brian Choi