臺積電持續(xù)擴大CoWoS封裝產(chǎn)能

據(jù)業(yè)內(nèi)消息人士稱，盡管最近市場傳言英偉達已縮減 2024 年與臺積電代工廠的訂單，但臺積電仍在繼續(xù)擴大其 CoWoS 封裝產(chǎn)能。

最近市場傳言表明，英偉達在中國大陸的收入已經(jīng)崩潰，其他市場無法填補中國大陸巨大的需求缺口。此外，接替 H100 的下一代 GPU HGX H200 將于第二季度上市，第三季度銷量將有所增加。客戶對現(xiàn)有 H100 和新 H200 芯片的訂單正在調(diào)整，帶來不確定性。

據(jù)傳言，由于這些不確定性，英偉達首次削減了臺積電預期的 4nm 工藝和 CoWoS 產(chǎn)能訂單。

晶圓廠設備制造商稱，臺積電的可用 CoWoS 產(chǎn)能仍不足以滿足需求。消息人士稱，盡管臺積電努力加快設備改造，但到 2023 年底，CoWoS 的月產(chǎn)能僅為 15000 片晶圓。

消息人士指出，臺積電正在修改 InFO（集成扇出型）的部分設備，以支持 CoWoS 生產(chǎn)，該設備仍處理大部分先進封裝出貨。CoWoS 封裝的月產(chǎn)能預計將在 2024 年第一季度達到 17000 片晶圓。

消息人士稱，臺積電還為 CoWoS 生產(chǎn)分配更多晶圓廠產(chǎn)能，這將導致 2024 年 CoWoS 封裝的月產(chǎn)能逐季增加，最終達到 26000-28000 片晶圓。

CoWoS 封裝產(chǎn)能限制 AI 芯片出貨量

英偉達 AI GPU 的短缺是由于臺積電 CoWoS 封裝的產(chǎn)能不足。

臺積電應眾多客戶要求，于 2023 年第二季度開始緊急配置產(chǎn)能，新 CoWoS 設備的交付時間超過 6 個月，部分設備從接到訂單到生產(chǎn)安裝需要長達 10 個月的時間。盡管如此，廣達電腦、緯創(chuàng)資通、超微（Supermicro）、技嘉、華碩等公司聲稱有訂單但無法履行，這表明 CoWoS 供應缺口仍然存在。

據(jù)業(yè)內(nèi)人士透露，臺積電大約一半的 CoWoS 封裝可用產(chǎn)能仍專門用于滿足英偉達 AI GPU 的需求，這表明英偉達對即將于今年晚些時候發(fā)布的 H200 和 B100 GPU 充滿信心。3nm B100 系列預計 2024 年底出貨。

英偉達計劃在 2024 年第二季度發(fā)布規(guī)格較低的定制 AI 芯片，而高端 H100 GPU 仍然在全球范圍內(nèi)需求旺盛且缺貨。

臺積電已承諾在 2024 年大幅增加 CoWoS 封裝產(chǎn)能。消息人士稱，除了英偉達之外，隨著微軟和其他客戶采用 MI300 AI GPU 系列，AMD 也增加了對臺積電 CoWoS 封裝的需求。另外，博通也是預付 CoWoS 產(chǎn)能費用的客戶。

臺積電在舉辦的 IEEE 國際電子器件會議（IEDM）的小組研討會上透露，其 1.4nm 級工藝制程研發(fā)已經(jīng)全面展開。根據(jù) SemiAnalysis 的 Dylan Patel 給出的幻燈片，臺積電的 1.4nm 制程節(jié)點正式名稱為 A14。

目前臺積電尚未透露 A14 的量產(chǎn)時間和具體參數(shù)，但考慮到 N2 節(jié)點計劃于 2025 年底量產(chǎn)，N2P 節(jié)點則定于 2026 年底量產(chǎn)，因此 A14 節(jié)點預計將在 2027-2028 年問世。

在技術方面，A14 節(jié)點不太可能采用垂直堆疊互補場效應晶體管（CFET）技術，不過臺積電仍在探索這項技術。因此，A14 可能將像 N2 節(jié)點一樣，依賴于臺積電第二代或第三代環(huán)繞柵極場效應晶體管（GAAFET）技術。

半導體業(yè)內(nèi)人士認為，臺積電目前已經(jīng)感受到三星和英特爾的壓力，而且創(chuàng)始人張忠謀已經(jīng)將主要擔憂從三星轉(zhuǎn)移到英特爾方面。

英特爾近日發(fā)布報告，在 PowerVia 背面供電技術、玻璃基板和用于先進封裝的 Foveros Direct 方面均取得較大成功。

根據(jù) TrendForce 集邦咨詢 3Q23 全球晶圓代工營收 TOP10 排名，英特爾晶圓代工業(yè)務首次進入全球 TOP10，以業(yè)界最快的季度增長位列第九。

2011 年，臺積電技術專家余振華帶來了第一個產(chǎn)品——CoWoS。

CoWoS（Chip On Wafer On Substrate）是一種 2.5D 的整合生產(chǎn)技術，由 CoW 和 oS 組合而來：先將芯片通過 Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把 CoW 芯片與基板（Substrate）連接，整合成 CoWoS。據(jù)悉，這是蔣尚義在 2006 年提出的構想。

CoWoS 的核心是將不同的芯片堆疊在同一片硅中介層實現(xiàn)多顆芯片互聯(lián)。在硅中介層中，臺積電使用微凸塊（μBmps）、硅穿孔（TSV）等技術，代替?zhèn)鹘y(tǒng)引線鍵合用于裸片間連接，大大提高了互聯(lián)密度以及數(shù)據(jù)傳輸帶寬。

CoWoS 技術實現(xiàn)了提高系統(tǒng)性能、降低功耗、縮小封裝尺寸的目標，從而也使臺積電在后續(xù)的封裝技術保持領先。

這也是目前火熱的 HBM 內(nèi)存、Chiplet 等主要的封裝技術。

據(jù)悉，繼英偉達 10 月確定擴大下單后，蘋果、AMD、博通、Marvell 等重量級客戶近期也對臺積電追加 CoWoS 訂單。臺積電為應對上述五大客戶需求，加快 CoWoS 先進封裝產(chǎn)能擴充腳步，明年月產(chǎn)能將比原訂倍增目標再增加約 20%，達 3.5 萬片——換言之，臺積電明年 CoWoS 月產(chǎn)能將同比增長 120%。

同時，臺積電根據(jù)不同的互連方式，把「CoWoS」封裝技術分為三種類型：

CoWoS-S：它使用 Si 中介層，該類型是 2011 年開發(fā)的第一個「CoWoS」技術，為高性能 SoC 和 HBM 提供先進的封裝技術；

CoWoS-R：它使用重新布線層（RDL）進行布線，更強調(diào) Chiplet 間的互連。能夠降低成本，不過劣勢是犧牲了 I/O 密度；

CoWoS-L：它使用小芯片（Chiplet）和 LSI（本地硅互連）進行互連，結合了 CoWoS-S 和 InFO 技術的優(yōu)點，具有靈活集成性。

多年來，CoWoS 一直在追求不斷增加硅中介層尺寸，以支持封裝中的處理器和 HBM 堆棧。臺積電通過長期的技術積累和大量成功案例，目前 CoWoS 封裝技術已迭代到了第 5 代。