<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 業界動態 > 2nm半導體大戰打響!三星2nm時間表公布

          2nm半導體大戰打響!三星2nm時間表公布

          作者:時間:2024-02-05來源:快科技收藏

          2月5日消息,據媒體報道,計劃明年在韓國開始工藝的制造,并且在2047年之前,將在韓國投資500萬億韓元,建立一個巨型工廠,將進行制造。

          本文引用地址:http://www.ex-cimer.com/article/202402/455355.htm

          據悉,工藝被視為下一代制程的關鍵性突破,它能夠為芯片提供更高的性能和更低的功耗。

          作為最大的競爭對手,臺積電在去年研討會上就披露了2nm芯片的早期細節,臺積電的2nm芯片將采用N2平臺,引入GAAFET納米片晶體管架構和背部供電技術。

          臺積電推出的采用納米片晶體管架構的2nm制程技術,在相同功耗下較3nm工藝速度快10%至15%,在相同速度下功耗降低25%至30%。

          業內人士指出,三星、臺積電均具備2025年量產2nm工藝的實力,但是在良率以及客戶認可度方面會有所差別。

          舉例來說,此前高通驍龍8 Gen1采用的是三星4nm工藝,因功耗問題高通換成了臺積電4nm,從驍龍8+ Gen1開始,高通驍龍8系全面擁抱臺積電。

          如果三星芯片良率提升,功耗不翻車的話,高通未來的驍龍8系列處理器有可能再次交由三星代工。

          在這場2nm之戰中,無論是臺積電還是三星,都很難成為絕對的贏家,畢竟一枝獨秀不是春,百花齊放春滿園。




          關鍵詞: 2nm 半導體 三星

          評論


          相關推薦

          技術專區

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();