High-NA EUV光刻機入場，究竟有多強？

光刻機一直是半導體領域的一個熱門話題。

從早期的深紫外光刻機（DUV）起步，其穩定可靠的性能為半導體產業的發展奠定了堅實基礎；再到后來的極紫外光刻機（EUV）以其獨特的極紫外光源和更短的波長，成功將光刻精度推向了新的高度；再到如今的高數值孔徑光刻機（High-NA）正式登上歷史舞臺，進一步提升了光刻的精度和效率，為制造更小、更精密的芯片提供了可能。

ASML 官網顯示，其組裝了兩個 TWINSCAN EXE:5000 高數值孔徑光刻系統。其中一個由 ASM 與 imec 合作開發，將于 2024 年安裝在 ASML 與 imec 的聯合實驗室中，預計 2025 年投入量產。另一個由英特爾在 2018 年訂購，2023 年 12 月，ASML 正式向英特爾交付了首個 High-NA EUV 光刻系統——TWINSCAN EXE:5000 的首批模塊。

首臺 High-NA EUV 光刻機拆箱

今年 1 月，ASML 首臺 High-NA EUV 光刻機的主要組件抵達英特爾，隨后在 3 月初，英特爾分享了一段視頻，展示了在英特爾位于美國俄勒岡州的 D1X 工廠內，ASML 工程團隊安裝調試的部分畫面。

ASML 發言人 Monique Mols 在公司舉行的媒體參觀活動中表示，安裝這臺重達 150000 公斤的系統共計用時 6 個月，需要 250 個集裝箱和 250 名工程師。一旦組裝完成，這臺機器將高達 3 層樓高，這迫使英特爾建造一個新的（更高的）廠房擴建來容納它。據估計，每臺這樣的 High-NA EUV 光刻機的價格可能在 3 億至 4 億美元之間。

值得注意的是，英特爾也是業界首個訂購 TWINSCAN EXE:5200 光刻機的公司，該訂單的下單時間在 2022 年 1 月。

根據 ASML 的路線圖，第一代的 High-NA EUV 光刻機 TWINSCAN EXE:5000 或許主要是被晶圓制造商用于相關實驗與測試，以便公司更好地了解 High-NA EUV 設備的使用，獲得寶貴經驗。實際量產將會依賴于 2024 年底出貨的 TWINSCAN EXE:5200。

為什么需要 High-NA 光刻機？

DUV 向 EUV 邁進

在 DUV 世代，科學家們一直進行研究將 DUV 光刻技術 推向極限。為了減小可光刻的最小特征的尺寸（稱為臨界尺寸 (CD)），可以通過調整兩個主要的參數：光的波長 λ 和數值孔徑 NA。

光刻分辨率（R）主要由三個因數決定，分別是光的波長（λ）、光可穿過透鏡的最大角度（鏡頭孔徑角半角θ）的正弦值（sinθ）、折射率（n）以及系數 k1 有關。除了光刻分辨率之外，焦距深度（Depth of Focus，DOF）也至關重要，大的焦深可以增大刻蝕的清晰范圍，提高光刻的質量，而焦距深度也可以通過提高系統的折射率（n）來改進。

然而，現在的 DUV 系統中已經沒有多少空間可以調整這些參數了。

進入 EUV 世代，EUV 光刻則能夠對波長參數進行重大調整：它使用 13.5 nm 光，而最高分辨率 DUV 系統則使用 193 nm 光。第一個預生產 EUV 光刻平臺 NXE 于 2010 年首次發貨時，它的 CD 從 DUV 的 30 nm 以上下降到 EUV 的 13 nm。

此外，EUV 光刻機不僅調整了波長參數，還具備光源系統、光學鏡頭、雙工作臺系統等核心技術，這些技術的結合使得 EUV 光刻機能夠實現高效的投影光刻，無損傷地處理任意圖形。

EUV 向 High-NA EUV 邁進

ASML 目前的 EUV 工具的數值孔徑為 0.33，可實現 13.5nm 左右的分辨率，透過單次曝光，可以產生 26nm 的最小金屬間距和 25-30nm 尖端到尖端的近似互連空間間距，這些尺寸足以滿足 4/5nm 節點制程的生產需求。盡管如此，業界仍然需要更小的 21-24nm 間距的 3nm 制程工藝，這就是為什么臺積電的 N3B 制程技術被設計為使用標準 EUV 雙圖案化技術來實現更小的間距，但這種方法將會相當昂貴。

改變波長之后再進一步提升 EUV 光刻機的分辨率就要從 NA 指標上下手了。

在這里解釋一下「NA」即光學系統的數值孔徑，表示光線的入射角度，使用更大的 NA 透鏡可以打印出更小的結構，目前的 EUV 光刻機使用的還是 NA=0.33 的物鏡系統，下一代的目標就是 NA=0.5 及以上的光學系統。

因此，High-NA 應運而生。目前 ASML 已經開始交付的首款 High-NA EUV 系統數值孔徑已經由傳統 EUV 的 0.33 提升到了 0.55，分辨率也由 13.5nm 提升到了 8nm，可以實現 16nm 的最小金屬間距，對于 2nm 以下制程節點將非常有用。根據 Imec 的預計，這即使對于 1nm 節點技術，High-NA EUV 系統也能提供解決方案。另外，在生產效率方面，High-NA EUV 系統每小時可光刻超過 185 個晶圓，與已在大批量制造中使用的 EUV 系統相比還有所增加。ASML 還制定了到 2025 年將新一代 High-NA EUV 系統（EXE:5200）的生產效率提高到每小時 220 片晶圓的路線圖。

High-NA EUV 光刻機對英特爾來說意味什么？

High-NA EUV 被認為是可以降低工藝復雜性和制造成本，并是制造 2nm 及以下的尖端制程的關鍵設備。High-NA 不僅需要新的光學器件，還需要新的光源材料，例如德國蔡司在真空中制造的一個由拋光、超光滑曲面鏡組成的光學系統，甚至還需要新的更大的廠房來容納這種機器，這都將需要大量投資。

即便如此，為了保持半導體的性能、功率、面積和成本（PPAc）等方面的優勢，已經領先的制造商們諸如臺積電、三星、英特爾、SK 海力士等世界頭部邏輯芯片和存儲芯片制造商，為了率先并更多拿到 ASML 最先進的光刻機已經爭得不可開交。早在 2020 ~ 2021 年，ASML 就表示已經收到了三家客戶的 High-NA 意向訂單，共提供多達 12 套系統。

英特爾率先拿到該設備，無疑會極大地提升其芯片制造能力和效率，并幫助英特爾在未來先進制程技術的競爭中取得先行優勢。通過使用這種先進的光刻技術，英特爾可以生產出 2nm 及更小、更快的芯片，從而在市場上獲得更大的競爭優勢。此外，隨著芯片制程的縮小，英特爾可以進一步降低生產成本，提高產品競爭力。

此外，在高數值孔徑學習方面，英特爾將領先于其競爭對手，這將為其帶來多項優勢。具體來說，由于英特爾很可能是第一家使用高數值孔徑工具啟動大批量生產的公司，因此晶圓廠工具生態系統將不可避免地遵循其要求。上述要求可能會轉化為行業標準，這可能會使英特爾比臺積電和三星更具優勢。

目前英特爾已經完成了英特爾 18A（1.8nm）和英特爾 20A（2nm）制造工藝的開發，其中英特爾 20A 計劃于 2024 年上半年投入使用，而進展良好的英特爾 18A 制造技術也將提前到 2024 年下半年進入大批量制造。這表明英特爾對 High-NA EUV 技術的應用充滿信心，并計劃在未來幾年內將這一技術應用于其主要的芯片生產中。High-NA EUV 光刻技術，可以給英特爾帶來更低的生產成本和更高的產品競爭力。

綜上所述，英特爾獲得的全球首臺 High-NA EUV 光刻機不僅標志著該公司在半導體制造領域的一大進步，也展示出其在推動先進光刻技術發展方面的決心和能力。

ASML 的 High-NA EUV 光刻機產量

目前 ASML 已從英特爾和 SK 海力士等公司獲得了 High-NA EUV 光刻機的訂單，數量在 10 至 20 臺之間。與此同時，ASML 計劃到 2028 年，每年生產 20 臺 High-NA EUV 光刻機，以滿足市場的需求。

根據集邦咨詢的報告顯示，ASML 將在 2024 年生產最多 10 臺新一代 High-NA EUV 極紫外光刻機，其中英特爾就定了多達 6 臺。

三星也在積極尋求獲得 High-NA EUV。2022 年 6 月三星電子與 ASML 就采購高數值孔徑 EUV 達成協議。今年 2 月，三星電子與荷蘭設備巨頭 ASML 再次宣布，將在韓國共同投資設立半導體先進制程研發中心，并計劃自 2027 年起引入 High-NA EUV 設備。

三星此次與 ASML 的合作表明了其在半導體技術領域的雄心壯志。通過共同研發和引進 High-NA EUV 設備，三星將能夠進一步提升其芯片制造工藝，并在全球半導體市場中獲得更大的競爭優勢。值得注意的是，High-NA EUV 設備的引進和應用也面臨著挑戰，包括設備價格高昂、良率問題以及生產過程中的技術難題等。

三星負責存儲器生產的研究員 Young Seog Kang 曾表示：用戶最關心的是總成本問題，前 Low-NA 已經投入使用，相比 High-NA EUV，芯片制造商可能更愿意使用更經濟可行的 Low-NA EUV 以雙重曝光或采用先進封裝技術作為補充。因此 High-NA EUV 可能更有利于邏輯芯片制造，存儲器或面臨成本問題。

相比之下，臺積電并不急于在短期內采用高數值孔徑 EUV，華興資本董事總經理吳思浩說，臺積電可能需要數年時間才能在 2030 年或以后趕上這一潮流。

SemiAnalysis 和華興資本分析師指出，臺積電暫時不會跟進采用這項技術，主因在于，使用高數值孔徑 EUV 的成本，可能比使用 Low-NA EUV 還高，至少在初期是這樣，盡管低成本的代價是生產出來的晶體管密度較低。臺積電采用 EUV 的時間就比三星要晚幾個月，但是要比英特爾早幾年。

Hyper-NA EUV 是未來十年的重要改變

近日，AMSL 在其 2023 年度報告當中還披露了其未來更為先進的 Hyper-NA EUV 技術的進展。

ASML 技術長 Martin van den Brink 在 ASML 2023 年年度報告中表示，NA 值高于 0.7 的 Hyper-NA 微影曝光設備無疑的是一個發展芯片生產技術的機會，而且從 2030 年左右開始獲得應用。預計，Hyper-NA 微影曝光設備可能與邏輯芯片最相關，并且將提供比 High-NA 微影光設備更實惠的解決方案。而對 ASML 來說，關鍵是 Hyper-NA 正在推動整體 EUV 發展平臺，以改善成本和交貨時間。

未來，隨著制程工藝的繼續推進，當進入 1nm 制程工藝節點之后，晶體管的金屬間距將需要變得更小。屆時晶圓制造商將需要比 High-NA EUV 光刻機更復雜的工具，這也是 ASML 為何計劃開發出具有更高數值孔徑 Hyper NA EUV 光刻機的原因。

憑借晶體管技術以及先進的制造工具的出現，2030 年將進入 7 埃米（0.7nm）時代，2032 年將有望進化到 5 埃米（0.5nm），2036 年將有望實現 2 埃米（0.2nm）。

增加投影光學元件的數值孔徑是一個成本高昂的決定，其中牽涉對微影曝光設備的設計需要進行重大改變。特別是這包括機器的物理尺寸、并需要開發許多新組件，還有成本增加的因素。ASML 最近透露，標準數值孔徑 EUV Twinscan NXE 售價約為 1.83 億美元，而 High-NA EUV 的 Twinscan EXE 的售價約為 3.8 億美元或更高。

至于，接下來的 Hyper-NA 微影曝光設備的成本預計將會更高的情況下，ASML 必須解決兩個問題，就是 Hyper-NA 微影曝光設備是否可以在技術上實現，以及對于領先的邏輯芯片制造商來說是否在成本上負擔得起。當前，全球只剩下三個領先的邏輯芯片制造商，包括英特爾、三星和臺積電。日本的 Rapidus 尚未發展成為有能力的競爭對手。因此，雖然需要 Hyper-NA EUV 微影曝光設備，但它必須價格合理。

Martin van den Brink 曾經指出，Hyper-NA 微影曝光設備最終是否導入的決定，將取決于 ASML 能夠降低成本的程度。然而，在 ASML 與客戶討論了 Hyper-NA EUV 微影曝光設備的必要性和可行性之后，客戶使用 Hyper-NA EUV 微影曝光設備來大規模生產邏輯和存儲器芯片的技術條件已經存在，這預計將是下一個十年半導體產業的重要變化。