SK海力士試圖用低溫蝕刻技術(shù)生產(chǎn)400多層的3D NAND

SK 海力士正在評估東京電子（TEL）最新的低溫蝕刻工具，該工具可在-70°C 的溫度下運(yùn)行，以實(shí)現(xiàn) 400 多層的 3D NAND。據(jù) The Elec 報(bào)道，低溫蝕刻工具的「鉆孔」速度是傳統(tǒng)工具的 3 倍，這一功能將有助于制造具有 400 多個(gè)活動層的 3D NAND。

SK 海力士沒有將實(shí)際設(shè)備進(jìn)口到韓國，而是將測試晶圓發(fā)送到日本的東京電子實(shí)驗(yàn)室。這種方法使 3D NAND 制造商能夠有效地評估該技術(shù)的潛力，而無需將實(shí)際工具運(yùn)送到 SK 海力士并將其安裝到晶圓廠中。新的蝕刻系統(tǒng)在-70°C 的冷卻溫度下運(yùn)行，這與當(dāng)前蝕刻工藝的 0°C~30°C 范圍形成鮮明對比。

該報(bào)告稱，TEL 的下一代蝕刻機(jī)可以在短短 33 分鐘內(nèi)完成 10μm 深的高縱橫比蝕刻，比現(xiàn)有工具快 3 倍以上。這一成就不僅是一項(xiàng)重大的技術(shù)進(jìn)步，而且大大提高了 3D NAND 生產(chǎn)效率，可以重塑 3D NAND 器件的生產(chǎn)時(shí)間表和輸出質(zhì)量。

在生產(chǎn) 3D NAND 時(shí)，有些人可能會說「蝕刻垂直孔」很簡單，但事實(shí)并非如此。事實(shí)上，蝕刻具有良好均勻性的深存儲器通道孔是一項(xiàng)挑戰(zhàn)，這就是為什么業(yè)界采用雙堆疊甚至三重堆疊（構(gòu)建兩個(gè)或三個(gè)單獨(dú)的堆棧，而不是一個(gè)帶有「深」通道孔的堆棧）用于 3D NAND。

SK 海力士的 321 層 3D NAND 產(chǎn)品采用三層疊層結(jié)構(gòu)。隨著 TEL 新型蝕刻設(shè)備的采用，可以在單層或雙層堆棧中構(gòu)建 400 層 3D NAND 器件，這意味著更高的生產(chǎn)效率。未來超過 400 層的產(chǎn)品是過渡到單層還是雙層，將取決于工具的可靠性以及它是否能一致地重現(xiàn)其結(jié)果。

TEL 設(shè)備的一個(gè)顯著環(huán)境優(yōu)勢是它使用氟化氫（HF）氣體，其全球變暖潛能值（GWP）小于 1。與傳統(tǒng)使用的全氟化碳（如四氟化碳（CF4）和八氟丙烷（C4F8））相比，這大大減少了 GWP，它們的 GWP 分別為 6030 和 9540。因此，TEL 新工具的潛在采用反映了行業(yè)對更環(huán)保制造實(shí)踐的日益增長的趨勢。

SK 海力士通過向 TEL 發(fā)送晶圓來測試蝕刻工具的同時(shí)，三星電子正在通過導(dǎo)入該工具的演示版本來評估相同的技術(shù)。這些測試的結(jié)果將決定低溫刻蝕技術(shù)在半導(dǎo)體制造中的未來采用和潛在標(biāo)準(zhǔn)化。

各大廠商紛紛布局 3D NAND 技術(shù)

在 3D NAND 技術(shù)推出之前，NAND 閃存均為 2D 平面形式。2D NAND 架構(gòu)的原理就像是在一個(gè)有限的平面上蓋平房，平房的數(shù)量越多，容量也就越大。過往存儲芯片廠商將平面 NAND 中的單元尺寸從 120nm 擴(kuò)展到 1xnm 節(jié)點(diǎn)，實(shí)現(xiàn)了 100 倍的容量。不過隨著單元尺寸達(dá)到 14 納米的物理極限，2D 結(jié)構(gòu)在擴(kuò)展存儲容量方面有著很大的局限性（當(dāng)工藝尺寸達(dá)到一定階段之后，閃存就很容易因?yàn)殡娮恿魇Ф鴣G失其中保存的數(shù)據(jù)）。

隨著 2D NAND 的微縮達(dá)到極限，2007 年東芝（現(xiàn)在的鎧俠）提出了 3D NAND 結(jié)構(gòu)的技術(shù)理念，3D NAND 是行業(yè)的一個(gè)創(chuàng)新性方向。與減少每個(gè)節(jié)點(diǎn)單元尺寸的平面 NAND 不同，3D NAND 使用更寬松的工藝，大約介于 30 納米到 50 納米之間，它通過增加垂直層數(shù)來獲得更大的存儲容量。因此，我們也可以看到，目前主流的存儲芯片制造商均在競相通過增加 3D NAND 垂直門數(shù)，以此來提高存儲密度。他們已經(jīng)規(guī)劃了下一代 3D NAND 產(chǎn)品，包括 232 層/238 層，甚至更大到 4xx 層甚至 8xx 層。雖說都在蓋樓，但是各家蓋樓所采用的架構(gòu)卻有所不同。

3D-NAND 的層數(shù)堆疊，已經(jīng)成為各大廠商競相追逐的目標(biāo)。目前主流廠商已經(jīng)到了第 6 代工藝，Micron 剛剛宣布完成 232L 3D TLC NAND，讀寫性能都得到大幅提升，采用的是雙堆棧技術(shù)。

從 Micron 透露的路標(biāo)來看，對 NAND 技術(shù)的研發(fā)也是持續(xù)投入，爭取一直處于領(lǐng)先的地位，當(dāng)前主要在 TLC，后續(xù)會在 QLC 繼續(xù)發(fā)力。據(jù)了解，Micron 在 PLC NAND 上暫時(shí)未打算重點(diǎn)投入，這也跟 PLC NAND 的可靠性需要更大的技術(shù)支撐，研發(fā)投入更大有關(guān)。同樣的工藝研發(fā)投入，隨著 bit/cell 的增加，容量的收益卻在下降。

在 Micron 宣布 232 層之后，海力士 Sk Hynix 也接著發(fā)布了 238 層 512Gb TLC 4D NAND。海力士這個(gè) 4D NAND 叫法，噱頭大于實(shí)際意義，實(shí)際也是 3D-NAND 的變形，類似 CuA 架構(gòu)，就是把電路單元放在存儲單元之下 (Peri Under Cell, PUC) 而已.

美光 Micron 和海力士 SK Hynix 發(fā)布的 200L+的 NAND，采用的都是 Charge Trap Flash(CTF)。目前市場上，也僅剩 Solidigm(Intel NAND 賣給海力士后新成立的公司) 還在堅(jiān)持使用 Floating Gate(FG) 架構(gòu)。與 FG 浮柵不同，F(xiàn)G 浮柵將電荷存儲在導(dǎo)體中，而 CTF 將電荷存儲于絕緣體中，這消除了單元之間的干擾，提高了讀寫性能，同時(shí)與浮柵技術(shù)相比減少了單元面積。不過，F(xiàn)G 浮柵對 read disturb 和 program disturb 的抗干擾比 CTF 要好，總體來說，CTF 工藝成本更低，這也是大多數(shù)公司選擇 CTF 的原因。

國內(nèi)廠商 YMTC 自研的 Xtacking 技術(shù)也到了 3.0，預(yù)計(jì)也將發(fā)布超過 200L 層的 3D NAND，很可能層數(shù)在 232 層，采用 6-plane 的設(shè)計(jì)，相對 4-plane 的架構(gòu)，性能將得到超過 50% 的提升。

根據(jù)目前各家 NAND 原廠的研發(fā)狀態(tài)，預(yù)計(jì)在 2025 年，我們將會看到層疊超過 500L 的 3D NAND。甚至在 2030 之前，超過 800L 的 3D NAND 也可能會進(jìn)入大家的視野。