臺積電CEO秘訪ASML，High-NA EUV光刻機(jī)競賽提前打響？

5月26日，臺積電舉辦“2024年技術(shù)論壇臺北站”的活動，臺積電CEO魏哲家罕見的沒有出席，原因是其秘密前往荷蘭訪問位于埃因霍溫的ASML總部，以及位于德國迪琴根的工業(yè)激光專業(yè)公司TRUMPF。

ASML CEO Christophe Fouquet和其激光光源設(shè)備供應(yīng)商TRUMPF CEO Nicola Leibinger-Kammüller近日通過社交媒體透露了魏哲家秘密出訪的行蹤。Christophe Fouquet表示他們向魏哲家介紹了最新的技術(shù)和新產(chǎn)品，包括High-NA EUV設(shè)備將如何實現(xiàn)未來的半導(dǎo)體微處理技術(shù)。

此前報道，臺積電計劃2026年下半年量產(chǎn)1.6nm制程工藝（A16）之后引入High-NA EUV光刻機(jī)。魏哲家對ASML總部的秘密訪問讓人頗感意外，可能與臺積電目前正在考慮如何實現(xiàn)更先進(jìn)的工藝技術(shù)有關(guān)。

臺積電業(yè)務(wù)開發(fā)資深副總經(jīng)理張曉強(qiáng)于5月14日出席在阿姆斯特丹舉辦的技術(shù)研討會上表示：“ASML的High-NA EUV太貴了，我非常喜歡High-NA EU的能力，但不喜歡它的價格”。High-NA EUV光刻機(jī)的價格約為3.5億歐元，相比之下，現(xiàn)有的EUV光刻機(jī)價格約為1.7億歐元。

根據(jù)臺積電的既定計劃，A16工藝節(jié)點不需要使用High-NA EUV光刻機(jī)，現(xiàn)有的舊款EUV設(shè)備能夠完成。雖然臺積電公開表示A16將不會采用High-NA EUV光刻機(jī)，但是本次的密訪動作似乎顯示對這一明確的立場有了新的想法，有可能會修正其既定計劃，提前導(dǎo)入High-NA EUV光刻機(jī)進(jìn)行試驗和學(xué)習(xí)。臺積電何時使用ASML的最新技術(shù)將取決于何時最具成本效益，以及技術(shù)成熟度的平衡點。

為什么需要High-NA光刻機(jī)？

從早期的深紫外光刻機(jī)（DUV）起步，到后來的極紫外光刻機(jī)（EUV）以其獨特的極紫外光源和更短的波長，再到如今的高數(shù)值孔徑光刻機(jī)（High-NA）正式登上舞臺，為制造更小、更精密的芯片提供了可能。

光刻分辨率（R）主要由三個因數(shù)決定，分別是光的波長（λ）、光可穿過透鏡的最大角度（鏡頭孔徑角半角θ）的正弦值（sinθ）、折射率（n）以及系數(shù)k1有關(guān)。而為了減小可光刻的最小特征的尺寸（稱為臨界尺寸 , CD），可以通過調(diào)整兩個主要的參數(shù)：光的波長λ和數(shù)值孔徑NA。

進(jìn)入EUV世代則對波長參數(shù)進(jìn)行重大調(diào)整 —— 使用13.5nm光，而最高分辨率DUV系統(tǒng)則使用193nm光。改變波長之后再進(jìn)一步提升EUV光刻機(jī)的分辨率就要從NA指標(biāo)上下手了，“NA”即光學(xué)系統(tǒng)的數(shù)值孔徑，表示光線的入射角度，使用更大的NA透鏡可以打印出更小的結(jié)構(gòu)。

目前ASML已經(jīng)開始交付的首款High-NA EUV系統(tǒng)數(shù)值孔徑已經(jīng)由傳統(tǒng)EUV的0.33提升到了0.55，分辨率也由13.5nm提升到了8nm，可以實現(xiàn)16nm的最小金屬間距，對于2nm以下制程節(jié)點將非常有用。另外，在生產(chǎn)效率方面，High-NA EUV系統(tǒng)每小時可光刻超過185個晶圓，與已在大批量制造中使用的EUV系統(tǒng)相比還有所增加。ASML還制定了到2025年將新一代High-NA EUV系統(tǒng)（EXE:5200）的生產(chǎn)效率提高到每小時220片晶圓的路線圖。

英特爾希望在2nm領(lǐng)域拔得頭籌

為了在先進(jìn)制程技術(shù)上重回領(lǐng)先地位，英特爾已經(jīng)率先斥巨資拿下了ASML的首批High-NA EUV光刻機(jī)，預(yù)計先在即量產(chǎn)的Intel 18A制程節(jié)點上進(jìn)行驗證和學(xué)習(xí)，然后再將High-NA EUV光刻機(jī)應(yīng)用于Intel 14A制程的量產(chǎn)。

上個月英特爾晶圓代工（Intel Foundry）宣布，已在美國俄勒岡州希爾斯伯勒的英特爾半導(dǎo)體技術(shù)研發(fā)基地完成了業(yè)界首臺High-NA EUV光刻機(jī)組裝工作。隨后開始在Fab D1X進(jìn)行校準(zhǔn)步驟，為未來工藝路線圖的生產(chǎn)做好準(zhǔn)備。

2011年英特爾首發(fā)了FinFET工藝，22nm FinFET工藝當(dāng)時遠(yuǎn)超臺積電、三星的28nm，技術(shù)優(yōu)勢可謂是遙遙領(lǐng)先，然而在14nm節(jié)點之后，英特爾接連遭受了重創(chuàng)，無法跟上臺積電推出10nm、7nm和5nm工藝的節(jié)奏。從14nm到10nm的艱難量產(chǎn)，讓英特爾在2021年提出IDM2.0戰(zhàn)略，打破“自家芯片自家造”的傳統(tǒng)，將芯片生產(chǎn)獨立運營出來：對外開放自己的代工服務(wù)，同時擴(kuò)大采用第三方代工產(chǎn)能。

目前，英特爾代工（由制造部門組成）和英特爾產(chǎn)品（由產(chǎn)品業(yè)務(wù)部門組成）之間建立了代工關(guān)系。這不僅是一次簡單的結(jié)構(gòu)重組，更是對未來戰(zhàn)略方向的明確宣示，體現(xiàn)了英特爾向代工運營模式即Intel Foundry的轉(zhuǎn)變，實現(xiàn)到2030年成為全球第二大代工廠的目標(biāo)。目前英特爾正在不斷加強(qiáng)代工基礎(chǔ)設(shè)施建設(shè)，計劃未來5年投資1000億美元擴(kuò)大先進(jìn)芯片制造能力。

值得注意的是，盡管英特爾雄心勃勃，但由于四年五個節(jié)點及路線演進(jìn)、生態(tài)構(gòu)建和產(chǎn)能擴(kuò)建等巨額的投入，其代工業(yè)務(wù)去年營收同比下降31.2%至189億美元，經(jīng)營虧損70億美元，同比擴(kuò)大34.6%。對英特爾來說，芯片制造能力是獨有的優(yōu)勢，但也意味著高投入和沉重的負(fù)擔(dān)，晶圓廠建置成本極高。根據(jù)機(jī)構(gòu)估算，建造一座月產(chǎn)量在5萬片晶圓的2nm工廠需要的成本約為280億美元，而同樣產(chǎn)能的3nm工廠的成本約為200億美元。

2024年有可能將是英特爾芯片制造業(yè)務(wù)經(jīng)營虧損最嚴(yán)重的一年，從今年一季度財報來看，該業(yè)務(wù)運營虧損25億美元，幾乎是上一季度的兩倍。“四年五個制程節(jié)點”計劃的啟動成本達(dá)到頂峰，而且大部分產(chǎn)量都在EUV之前的工藝節(jié)點上，經(jīng)濟(jì)性缺乏競爭力。然而隨著完成“四年五個制程節(jié)點”計劃，實現(xiàn)制程工藝重回領(lǐng)先地位，通過產(chǎn)量組合轉(zhuǎn)向領(lǐng)先的EUV節(jié)點，運營利潤率預(yù)計將得到提升。

臺積電選擇平衡成本和技術(shù)

按照半導(dǎo)體行業(yè)的摩爾定律，集成電路可容納的晶體管數(shù)目，每隔18個月便會增加一倍，性能相應(yīng)也增加一倍。臺積電董事長劉德音最近在IEEE網(wǎng)站上署名發(fā)表文章，把半導(dǎo)體行業(yè)過去50年縮小芯片尺寸的努力比作“在隧道中行走”。如今距離摩爾定律的極限越來越近，行業(yè)已經(jīng)走到隧道的盡頭，半導(dǎo)體技術(shù)將變得更加難以發(fā)展，2nm將會是芯片巨頭搶灘的關(guān)鍵一戰(zhàn)。

相比于激進(jìn)的英特爾，臺積電卻依舊“淡定”，公開表示其現(xiàn)擁有的低噪點EUV光刻機(jī)陣容可以支持生產(chǎn)到2026年。在前不久臺積電舉辦的2024年北美技術(shù)論壇，臺積電首次公布了A16制程工藝，并透露A16制程工藝不需要采用下一代High-NA EUV光刻機(jī)。

臺積電讓現(xiàn)有EUV發(fā)揮“余熱”，通過提高生產(chǎn)效率的多重掩模和先進(jìn)的基于納米片的晶體管設(shè)計，找到了實現(xiàn)1.6nm的途徑。盡管相對工藝步驟多、周期長、成本高，但采用高NA光刻機(jī)可能風(fēng)險更大，臺積電應(yīng)是認(rèn)為采用原有的EUV更為經(jīng)濟(jì)且可行，在成本和技術(shù)之間尋求了平衡。

臺積電于2019年開始在其N7+工藝上使用EUV，通過優(yōu)化EUV曝光劑量及其使用的光刻膠，改進(jìn)光罩薄片延長壽命、提升產(chǎn)量、降低缺陷率等等，如今光刻機(jī)數(shù)量增加了十倍，但晶圓產(chǎn)出是2019年的30倍，且仍將持續(xù)改進(jìn)，這也成為其未來支撐1.6nm工藝的重要支柱。

臺積電A16工藝將結(jié)合GAAFET與背面供電，以提升邏輯密度和能效。與N2P相比，A16工藝芯片預(yù)計在相同電壓和復(fù)雜度下性能提升8%-10%，在相同頻率和晶體管數(shù)量下功耗降低15%-20%，且密度將提升1.1倍。

在之前的2nm節(jié)點，臺積電已全面導(dǎo)入GAAFET晶體管技術(shù)，因而其1.6nm工藝更突出的特征還在于背面供電。作為繼工藝縮進(jìn)、3D封裝后第三個提高芯片晶體管密度和能效的革新之一，背面供電不僅是半導(dǎo)體工藝創(chuàng)新的重要發(fā)展方向之一，也成為先進(jìn)工藝比拼的新“競技場”。

有分析稱，臺積電的背面供電盡管比英特爾推出晚了一兩年，但其新型超級電源軌BSPDN技術(shù)將背面電源網(wǎng)絡(luò)直接連接到每個晶體管的源極和漏極，比英特爾PowerVia與晶體管開發(fā)分開的方案更為復(fù)雜，在面積縮放層面更為有效。

此前ASML首次財務(wù)官Roger Dassen在接受采訪時表示，High-NA EUV光刻機(jī)可以避免制造上雙重或四重曝光帶來的復(fù)雜性，在邏輯和存儲芯片方面是最具成本效益的解決方案，對于提高制程效率和性能方面具有巨大潛力。由于計劃會根據(jù)現(xiàn)有技術(shù)的表現(xiàn)以及其他市場因素而改變，所以臺積電最后也可能會改變引入High-NA EUV光刻技術(shù)的時間點。

但是引入High-NA EUV光刻機(jī)也需要解決相應(yīng)的挑戰(zhàn)，如可以支持光子散粒噪聲和生產(chǎn)力要求的光源、滿足0.55NA小焦點深度的解決方案、計算光刻能力、掩膜制造和計算基礎(chǔ)設(shè)施包括新型材料等等，加上一定的調(diào)試和開發(fā)時間，兼顧穩(wěn)定性，投入的時間和隱形的成本可以想見。

用戶最關(guān)心的是總成本問題，芯片制造商可能更愿意使用更經(jīng)濟(jì)可行的Low-NA EUV以雙重曝光或采用先進(jìn)封裝技術(shù)作為補(bǔ)充。此外，市場需求也需考量。采用High-NA EUV光刻機(jī)制造的芯片成本巨增，雖然每片晶圓切割的芯片更多，但需要銷售更多的芯片才能彌補(bǔ)投入，單靠手機(jī)AP芯片市場難以支撐，AI芯片的需求能否有足夠的量來消化成本仍待觀察。

細(xì)究臺積電的成功之路，臺積電從來就不爭“第一個吃螃蟹者” —— 當(dāng)三星在2018年開始在其7nm工藝中使用EUV之際，臺積電依靠成熟的DUV光刻機(jī)仍成功地開辟了首條7nm產(chǎn)線，巧妙地避開了當(dāng)時EUV光刻機(jī)的不完善和高昂成本，直到EUV的穩(wěn)定性和成熟性得到確認(rèn)，相較之下，雖然三星率先采用EUV但由于良率問題反而讓臺積電后來居上；對于GAAFET臺積電也并沒有急于使用，而是依舊選擇穩(wěn)妥的FinFET路線，盡管三星在3nm先聲奪人但良率過低和反復(fù)跳票又讓臺積電在3nm后發(fā)先至。

這些都印證了臺積電在技術(shù)進(jìn)階路線選擇上的準(zhǔn)確判斷，接下來的問題是此前臺積電在1.6nm工藝劃的High-NA EUV光刻機(jī)“紅線”，未來具體在哪一節(jié)點引入成為業(yè)界關(guān)注的話題。

目前ASML每年High-NA EUV光刻機(jī)的產(chǎn)能大概在5到6臺，今年生產(chǎn)的這些設(shè)備將全部運往美國的芯片制造商，而英特爾已經(jīng)獲得了明年上半年之前生產(chǎn)的大部分High-NA EUV光刻機(jī)，這很大程度上得益于新設(shè)備出現(xiàn)時，英特爾選擇了搶先下單。三星和SK海力士則預(yù)計在明年下半年也將取得High-NA EUV光刻機(jī)。

不過，EUV光刻技術(shù)或非是通向先進(jìn)制程的必由之路。未來幾年可能會出現(xiàn)所謂下一代光刻技術(shù)，如NIL（納米壓印光刻），EUV光刻機(jī)在制造晶體管時會遇到它的物理極限。NIL光刻機(jī)最大的好處是光源相對便宜，即不需要用能源轉(zhuǎn)換效率低的EUV的激光源，而是只用一些DUV或者是更成熟的光源就可以結(jié)合納米涂層的方法實現(xiàn)2nm/1nm制程的量產(chǎn)。