2nm制程：四強爭霸，誰是炮灰？

距離 2nm 制程量產(chǎn)還有一年左右的時間，當(dāng)下，對于臺積電、三星和英特爾這三大玩家來說，都進入了試產(chǎn)準備期，新一輪先進制程市場爭奪戰(zhàn)一觸即發(fā)。

經(jīng)過多年的技術(shù)積累、發(fā)展和追趕，在工藝成熟度和良率方面，三星、英特爾與臺積電的差距越來越小了，在 2nm 時代，臺積電依然占據(jù)優(yōu)勢地位的局面可以預(yù)見，但與 5nm 和 3nm 時期相比，市場競爭恐怕會激烈得多。

三大玩家的 2nm 技術(shù)路線

在發(fā)展 2nm 制程技術(shù)方面，臺積電、三星和英特爾既有相同點，也有不同之處，總體來看，臺積電相對穩(wěn)健，英特爾相對激進，三星則處于居中位置。

首先看臺積電。

該晶圓代工龍頭的 2nm 制程將包括 N2、N2P 和 N2X 三個版本，預(yù)計 2025 下半年開始量產(chǎn)其第一代 GAAFET N2 節(jié)點芯片，2nm 的下一個版本 N2P 將在 2026 年底量產(chǎn)。與英特爾不同，臺積電的這兩個版本 2nm 工藝沒有使用背面供電技術(shù)，不過，整個 N2 系列將增加臺積電新的 NanoFlex 功能，該功能允許芯片設(shè)計人員在同一模塊中匹配來自不同庫（高性能、低功耗、不同面積）的單元，以提高性能或降低功耗。

為了控制成本，臺積電將使用 GAAFET 晶體管架構(gòu)，而不是傳說中的互補式場效應(yīng)晶體管（CFET）。

臺積電的 3nm 工藝已經(jīng)支持一種稱為 FinFlex 的功能，它也允許設(shè)計人員使用來自不同庫的單元，不過，N2 依賴于 GAAFET 納米片晶體管，使 NanoFlex 提供了一些額外的控制能力，可以優(yōu)化性能和功率的通道寬度。

與 N3E 相比，臺積電預(yù)計 N2 在相同功率下可將性能提高 10%~15%，或在相同頻率和復(fù)雜性下將功耗降低 25%~30%。

N2 之后將是性能增強型 N2P，以及 2026 年的電壓增強型 N2X。盡管臺積電曾表示 N2P 將在 2026 年增加背面供電網(wǎng)絡(luò)（BSPDN），但看起來情況并非如此，N2P 將使用常規(guī)供電電路，具體原因尚不清楚。

N2 仍有望采用與電源相關(guān)的創(chuàng)新，也就是超高性能金屬絕緣體金屬（SHPMIM）電容器，這種電容器可以提高電源穩(wěn)定性，SHPMIM 電容器的容量密度是臺積電現(xiàn)有超高密度金屬絕緣體金屬（SHDMIM）電容器的兩倍多。

下面看三星。

三星也將于 2025 年量產(chǎn) 2nm（SF2）制程芯片，然后于 2026 年采用背面供電技術(shù)。與 3nm 工藝（SF3）相比，三星的 2nm 工藝性能提升 12%，功率效率提升 25%，面積減少 5%。

相對于臺積電而言，三星公布的 2nm 制程工藝技術(shù)細節(jié)不多，不知道量產(chǎn)時是否會有什么大招放出。

最后看英特爾。

2024 年初，在發(fā)布其「四年內(nèi)五個節(jié)點」計劃（稱為「5N4Y」）時，英特爾介紹了其 20A（2nm 級）制程技術(shù)，該工藝計劃在 2025 年初投入生產(chǎn)。

據(jù)悉，英特爾的 20A 引入了 RibbonFET GAA 晶體管和 PowerVia 背面供電技術(shù)，而之后的升級版本 18A 則將改進這兩種技術(shù)。該公司是背面供電技術(shù)的積極倡導(dǎo)者，并在不斷改進，因此，預(yù)計英特爾也將會在 2nm 制程技術(shù)領(lǐng)域有較多創(chuàng)新。

英特爾將比臺積電早兩年使用背面供電技術(shù)，此外，在使用 GAA 晶體管架構(gòu)方面，也比臺積電早一年半的時間。但是，是否可以將這些新技術(shù)轉(zhuǎn)化成實實在在的量產(chǎn)優(yōu)勢，關(guān)鍵還是要看英特爾能否將 PPA（性能、功耗、面積）優(yōu)化到位。

數(shù)字游戲

2024 年 3 月，三星電子通知客戶和合作伙伴，宣布將新版第二代 3nm 工藝改名為 2nm。三星稱，該工藝將在今年年底量產(chǎn)。

一位 IC 設(shè)計業(yè)內(nèi)人士表示：「我們收到了三星電子的通知，他們正在將第二代 3nm 制程更名為 2nm。我們?nèi)ツ昱c三星電子代工廠簽訂的第二代 3nm 制程合同也將更名為 2nm，因此，我們需要在不久的將來重寫合同?！?/span>

有業(yè)內(nèi)人士表示，三星第二代 3nm 制程減小了晶體管尺寸，很大程度上是為了滿足營銷的需要。

臺積電在 IEEE 國際電子元件會議（IEDM）上揭露，將繼 2nm 后，推出 1.4nm 制程，且延續(xù)將 2nm 正式命名為 A20 的做法，1.4nm 被命名為 A14，預(yù)計 2027~2028 年量產(chǎn)。

三星緊追臺積電不放，宣布計劃 2027 年量產(chǎn) 1.4nm 制程。

英特爾對制程的命名則一改多年前的「倔強」，不再固守摩爾定律的絕對規(guī)范，而是考慮到更多的商業(yè)化拓展需求，讓制程節(jié)點聽起來更接近市場和客戶習(xí)慣。因此，該公司 CEO 基辛格在主持英特爾創(chuàng)新日臺北場時重申，Intel 7 已進入量產(chǎn)階段，Intel 4 現(xiàn)已量產(chǎn)準備就緒，Intel 3 也會按計劃于今年底推出。他在現(xiàn)場展示了以 Intel 20A 試產(chǎn)出的晶圓，預(yù)計將用于 2025 年推出的 Arrow Lake 處理器，Intel 18A 也將有望在 2025 下半年進入量產(chǎn)階段。

目前，對于 5nm 及以下的先進制程工藝，出現(xiàn)了越來越多的「數(shù)字游戲」，這也是競爭壓力下的產(chǎn)物，由于臺積電的先進制程在業(yè)內(nèi)深入人心，要想提升競爭力，獲得更多市場份額，就不得不順應(yīng)市場需求和客戶習(xí)慣，才有助于拓展市場空間。

2nm 制程量產(chǎn)的挑戰(zhàn)

2025 年是 2nm 制程量產(chǎn)元年，真正的較量恐怕會出現(xiàn)在 2026 年。對于臺積電、三星、英特爾，以及日本的 Rapidus 來說，依然需要解決各自的問題，才能將量產(chǎn)工作鋪開。

臺積電的高成本

International Business Strategies（IBS）的分析師認為，與 3nm 處理器相比，2nm 芯片成本將增長約 50%。

IBS 估計，一個產(chǎn)能約為每月 50000 片晶圓（WSPM）的 2nm 產(chǎn)線的成本約為 280 億美元，而具有類似產(chǎn)能的 3nm 產(chǎn)線的成本約為 200 億美元。增加的成本，很大一部分來自于 EUV 光刻設(shè)備數(shù)量的增加，這將大大增加每片晶圓和每個芯片的生產(chǎn)成本，而能夠接受如此高成本芯片的廠商，只有蘋果、AMD、英偉達和高通等少數(shù)幾家。

IBS 估計，2025~2026 年，使用臺積電 N2 工藝加工單個 12 英寸晶圓將花費蘋果約 30000 美元，而基于 N3 工藝的晶圓成本約為 20000 美元。

隨著對 AI 處理器需求的增加，英偉達在臺積電收入中的份額會在 2024 年增加，該公司已經(jīng)預(yù)訂了臺積電晶圓代工和 CoWoS 封裝產(chǎn)能，以確保其用于 AI 的優(yōu)質(zhì)處理器的穩(wěn)定供應(yīng)。今年，AMD 在臺積電總營收中的份額有望超過 10%。

正是有蘋果、英偉達、AMD 等大客戶下單，臺積電才會大規(guī)模投資最先進制程，否則，像 2nm 這樣燒錢的制程產(chǎn)線，是很難持續(xù)支撐下去的。但是，就目前的情況來看，臺積電對 2024 全年的晶圓代工市場預(yù)判較為保守，認為之前的預(yù)估過于樂觀了，之前預(yù)估該行業(yè)年增長 20% 左右，現(xiàn)在看來，增長率可能只有 10% 左右。在這種情況下，雖然有大客戶的訂單，也必須控制一下成本和資本支出了。

目前，臺積電正在全方位的控制成本，包括 EUV 設(shè)備的支出，電能的節(jié)省等。雖然在 2nm 制程成本方面，其它幾家廠商也會面臨成本問題，但為了追趕臺積電，三星和英特爾似乎在成本方面沒有臺積電那么敏感。另外，由于臺積電要在美國新建至少兩座先進制程晶圓廠，這給它帶來了很多額外的成本壓力。因此，臺積電的 2nm 制程產(chǎn)線必須精打細算。

三星的良率問題

對于晶圓代工來說，良率非常重要，它直接影響生產(chǎn)成本和客戶認可度。

自從進入 5nm 制程時代以來，良率一直是三星晶圓代工業(yè)務(wù)所面對的最大問題，特別是在 3nm 制程節(jié)點上，三星率先引入了全新的 GAA 架構(gòu)晶體管，與以往使用的 FinFET 晶體管有較大區(qū)別，也使良率問題進一步放大。

據(jù) Notebookcheck 報道，三星的 3nm 工藝良率在 50% 附近徘徊，依然有一些問題需要解決。三星 2023 年曾表示，其 3nm 工藝量產(chǎn)后的良率已達到 60% 以上，不過，現(xiàn)在看來，當(dāng)時過于樂觀了。

今年 2 月，據(jù)韓媒報道，三星新版 3nm 工藝存在重大問題，試產(chǎn)芯片均存在缺陷，良率為 0%。報道指出，采用 3nm 工藝的 Exynos 2500 芯片因缺陷未能通過質(zhì)量測試，導(dǎo)致后續(xù) Galaxy Watch 7 的芯片組也無法量產(chǎn)。報道指出，由于 Exynos 2500 芯片試產(chǎn)失敗，三星推遲了大規(guī)模生產(chǎn)，目前，尚不清楚是否能夠及時解決良率問題。

為了追趕臺積電，三星的 3nm 制程工藝采取了比較激進的策略，主要體現(xiàn)在 GAA 晶體管架構(gòu)上，臺積電的 3nm 依然采用 FinFET。2nm 才會轉(zhuǎn)向 GAA 晶體管，激進的結(jié)果就是要在良率方面付出一些代價。

如果 3nm 的良率問題不能解決，2nm 恐怕會出現(xiàn)同樣的問題。

英特爾的客戶

對于晶圓代工業(yè)新進入者，英特爾面臨的最大問題當(dāng)然是客戶認可度，特別是像 2nm 這樣先進的制程工藝，對于在 10nm 以下晶圓代工市場鮮有量產(chǎn)經(jīng)驗和出貨量的廠商來說，在與臺積電和三星的競爭中，如何搶奪客戶，特別是有較大出貨量需求的客戶（2nm 成本很高，若出貨量小，根本不可能盈利），是一大挑戰(zhàn)。

Rapidus 的挑戰(zhàn)

日本 Rapidus 晶圓廠的 2nm 制程工藝源自 IBM。Rapidus 派遣工程師前往 IBM 在紐約的奧爾巴尼納米技術(shù)中心進行研發(fā)，并與 IBM 以外的合作伙伴合作開發(fā) 2nm 工藝，目標是在 2020 年代后期進行大規(guī)模生產(chǎn)。

與英特爾類似，Rapidus 是晶圓代工業(yè)的新進入者，大規(guī)模生產(chǎn)工藝研發(fā)是從零開始的，客戶認可度是一大挑戰(zhàn)。

假設(shè)已經(jīng)投資 Rapidus 的豐田汽車、電裝、NTT、IBM 等公司將他們需要的先進制程芯片交由 Rapidus 代工生產(chǎn)，但是，這些廠商能有多少 2nm 制程芯片需求？而將先進制程芯片外包給臺積電、三星等晶圓代工廠的客戶，如蘋果、高通、AMD、英偉達和聯(lián)發(fā)科，才是出貨量大戶，他們能否選擇 Rapidus，關(guān)鍵在于這些大客戶能夠充分了解并認可 Rapidus 的工藝水平，以及所創(chuàng)造的附加值，如果不能的話，他們很難將訂單從臺積電和三星那里轉(zhuǎn)出。

另外，僅僅在奧爾巴尼學(xué)到了 IBM 的 2nm 工藝，并不意味著可以直接將其應(yīng)用于 Rupidus 晶圓廠的大規(guī)模生產(chǎn)，有很多工程問題需要解決，這不是一朝一夕的事情。

還有一個問題是 Rapidus 能獲得多少 EUV 設(shè)備，這對 2nm 制程芯片量產(chǎn)至關(guān)重要。ASML 在 2022 年的 EUV 光刻設(shè)備出貨量約為 55 臺，2023 年的產(chǎn)能提高到 60 臺以上，到 2025 年可達到 90 臺左右。但是，隨著制程工藝的特征尺寸小越來越小，EUV 光刻的層數(shù)會持續(xù)增加，其它幾家晶圓廠會持續(xù)爭奪 EUV 設(shè)備，Rapidus 能得到多少呢？

結(jié)語

據(jù)韓媒報道，臺積電總裁魏哲家沒有出席 23 日在臺北舉行的臺積電 2024 年技術(shù)論壇，是因為他前往歐洲秘密訪問 ASML 荷蘭總部和德國工業(yè)激光大廠 TRUMPF。

為了沖刺先進制程晶圓代工，英特爾已成為 ASML 首臺最新型 High-NA EUV（高數(shù)值孔徑 EUV 光刻機）的買家。臺積電高層原本表示，其 2nm 和 A16 制程節(jié)點并不需要 High-NA EUV，因為它太貴了。但據(jù) BusinessKorea 報道，臺積電總裁魏哲家這次秘密飛往荷蘭，是與 ASML 商討 EUV 設(shè)備事宜。

雖然魏哲家的訪歐行程是保密的，但 ASML 新任 CEO 富凱（Christophe Fouquet）和 TRUMPF 公司 CEO 卡穆勒（Nicola Leibinger-Kammüller）都在社群媒體上曝光了魏哲家到訪的消息。富凱直言，ASML 向魏哲家介紹了公司的最新技術(shù)與產(chǎn)品，包括 High-NA EUV 設(shè)備將如何實現(xiàn)未來半導(dǎo)體的微制程工藝技術(shù)。

這可以從一個側(cè)面反映出臺積電、英特爾和三星爭奪新一代光刻設(shè)備的競爭在升溫，2nm 及以下先進制程的競賽已經(jīng)開打。