<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 新品快遞 > 西門子推出Catapult AI NN以簡(jiǎn)化先進(jìn)芯片級(jí)系統(tǒng)設(shè)計(jì)中的AI加速器開發(fā)

          西門子推出Catapult AI NN以簡(jiǎn)化先進(jìn)芯片級(jí)系統(tǒng)設(shè)計(jì)中的AI加速器開發(fā)

          作者: 時(shí)間:2024-06-18 來(lái)源:EEPW 收藏

          ●    是一款全面解決方案,能夠幫助軟件工程師綜合AI神經(jīng)網(wǎng)絡(luò)

          本文引用地址:http://www.ex-cimer.com/article/202406/460021.htm

          ●   軟件開發(fā)團(tuán)隊(duì)能夠?qū)⑹褂肞ython設(shè)計(jì)的AI模型無(wú)縫轉(zhuǎn)換為基于芯片的實(shí)現(xiàn),與標(biāo)準(zhǔn)處理器相比,有助于更快、更節(jié)能的執(zhí)行

          1718713350484358.jpg

          數(shù)字化工業(yè)軟件日前推出Catapult? AI 軟件,可幫助神經(jīng)網(wǎng)絡(luò)加速器在專用集成電路 (ASIC) 和 (SoC) 上進(jìn)行高層次綜合 (HLS)。 是一個(gè)綜合性解決方案,它能夠獲取 AI 框架中的神經(jīng)網(wǎng)絡(luò)描述,然后將其轉(zhuǎn)換為 C++ 代碼,并合成為 Verilog 或 VHDL 語(yǔ)言的 RTL 加速器,以便在芯片中實(shí)現(xiàn)。

          NN集成了用于機(jī)器學(xué)習(xí)硬件加速的開源軟件包hls4ml,以及用于高層次綜合的Catapult? HLS軟件。Catapult AI NN由與美國(guó)能源部費(fèi)米實(shí)驗(yàn)室以及其他為hls4ml 做出貢獻(xiàn)的機(jī)構(gòu)合作開發(fā),能滿足機(jī)器學(xué)習(xí)加速器設(shè)計(jì)對(duì)于定制芯片功耗、性能和面積(PPA)方面的獨(dú)特要求。

          西門子數(shù)字化工業(yè)軟件副總裁兼高層次設(shè)計(jì)、驗(yàn)證和功耗總經(jīng)理Mo Movahed表示:“無(wú)論是神經(jīng)網(wǎng)絡(luò)模型的交接過(guò)程,還是其向硬件實(shí)現(xiàn)的手動(dòng)轉(zhuǎn)換,效率都非常很低,并且耗時(shí)、容易出錯(cuò),特別是在創(chuàng)建和驗(yàn)證針對(duì)特定性能、功耗和面積定制的硬件加速器變體時(shí)。通過(guò)讓科學(xué)家和 AI 專家充分利用行業(yè)標(biāo)準(zhǔn)的 AI 框架 (例如神經(jīng)網(wǎng)絡(luò)模型設(shè)計(jì)),并將這些模型無(wú)縫綜合到已經(jīng)經(jīng)過(guò) PPA 優(yōu)化的硬件設(shè)計(jì)中,我們能夠?yàn)?nbsp;AI/ML 軟件工程師創(chuàng)造更多可能。使用西門子新的 Catapult AI NN 解決方案,開發(fā)人員能夠在軟件開發(fā)過(guò)程中自動(dòng)實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)模型,同時(shí)進(jìn)行 PPA 優(yōu)化,有效提升 AI 的開發(fā)效率,并實(shí)現(xiàn)加速創(chuàng)新?!?nbsp;

          隨著 runtime AI 和機(jī)器學(xué)習(xí)任務(wù)從數(shù)據(jù)中心遷移至消費(fèi)電器、醫(yī)療設(shè)備等領(lǐng)域,客戶對(duì)合適大小的 AI 硬件的需求也在快速增長(zhǎng),以減少功耗,降低成本,并實(shí)現(xiàn)終端產(chǎn)品差異化。然而,比起可綜合的 C++、Verilog 或 VHDL,多數(shù)機(jī)器學(xué)習(xí)專家更習(xí)慣使用 TensorFlow、PyTorch 或 Keras 等工具。過(guò)去,AI 專家要在合適大小的 ASIC 或 SoC 實(shí)現(xiàn)中加快機(jī)器學(xué)習(xí)應(yīng)用,其實(shí)并沒(méi)有捷徑可走。hls4ml 計(jì)劃旨在將 TensorFlow、PyTorch 或 Keras 等 AI 框架中的神經(jīng)網(wǎng)絡(luò)描述生成 C++ 代碼,幫助彌補(bǔ)這一缺陷。隨后即可部署這些 C++ 代碼,用于 FPGA、ASIC 或 SoC 實(shí)現(xiàn)。 

          Catapult AI NN能夠?qū)?nbsp;hls4ml 的功能擴(kuò)展到ASIC和SoC設(shè)計(jì),它包括針對(duì)ASIC設(shè)計(jì)量身定制的專用C++機(jī)器學(xué)習(xí)功能資源庫(kù)。使用這些功能,設(shè)計(jì)人員能夠在各個(gè)C++代碼實(shí)現(xiàn)之間進(jìn)行延時(shí)和資源方面的權(quán)衡,從而實(shí)現(xiàn)PPA的優(yōu)化。此外,設(shè)計(jì)人員現(xiàn)在還能夠評(píng)估不同神經(jīng)網(wǎng)絡(luò)設(shè)計(jì)的影響,以確定硬件的理想神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)。  

          “粒子探測(cè)器有非常嚴(yán)格的邊緣AI約束條件,”費(fèi)米實(shí)驗(yàn)室的新興技術(shù)主管Panagiotis Spentzouris表示,“我們與西門子合作開發(fā)Catapult AI NN,這種綜合性框架充分利用了我們的科學(xué)家和 AI 專家的專業(yè)知識(shí),即便他們并不是 ASIC 設(shè)計(jì)人員。此外,這種框架也非常適合經(jīng)驗(yàn)豐富的硬件專家使用?!?/p>

          Catapult AI NN目前已向早期采用者提供,并將于2024年第4季度向所有用戶開放。



          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();