為什么QLC可能是NAND閃存的絕唱？

20 世紀 90 年代末，以 NAND 閃存為基礎(chǔ)的固態(tài)存儲得到廣泛應(yīng)用。從便攜式設(shè)備的存儲卡到臺式機和筆記本電腦的存儲設(shè)備，人們預(yù)言未來的數(shù)據(jù)存儲將擺脫磁性存儲的束縛。隨著固態(tài)硬盤（SSD）在消費市場的興起，有些人認為，用不了多久，每個人都會使用固態(tài)硬盤，而硬盤驅(qū)動器（HDD）將被淘汰出歷史舞臺，因為固態(tài)硬盤的每千兆字節(jié)價格和總體性能實在是太有競爭力了。

現(xiàn)在人們正在改裝固態(tài)硬盤，以減少其存儲空間，從而降低其性能和使用壽命。究其原因，主要是 NAND 閃存已經(jīng)達到了一定的密度極限，無法再進一步擴展。改變方法包括在閃存上堆疊更多層（3D NAND），以及增加單個單元內(nèi)的電壓電平數(shù)量，從而增加位數(shù)。雖然這提高了存儲容量，但從單層單元（SLC）到多層單元（MLC）以及今天的 TLC 和 QLC NAND 閃存的過渡卻帶來了嚴重的代價，主要表現(xiàn)為寫入周期受限和傳輸速度大大降低。

浮柵概念

NAND 閃存的核心是浮柵概念，該概念最早于 20 世紀 60 年代由浮柵 MOSFET ( FGMOS ) 提出。由于 FGMOS 允許在浮柵中保留電荷，因此它推動了 EPROM、EEPROM 和閃存等非易失性半導體存儲技術(shù)的發(fā)展。對于 EPROM，每個單元由一個帶有浮柵和控制柵的 FET 組成。通過在控制柵上施加編程電壓來誘導熱載流子注入 ( HCI )，電子被注入浮柵，從而有效地打開 FET。這樣就可以讀出晶體管的狀態(tài)并將其解釋為存儲的位值。

當然，只能對 EPROM 進行一次編程，然后需要通過將整個芯片暴露在紫外線下（以在氧化硅內(nèi)引起電離，從而放電 FET）來擦除值。即使它允許芯片被重寫數(shù)千次。為了使 EPROM 可在線重寫，EEPROM 使用兩個額外的晶體管改變了基本的僅 FET 結(jié)構(gòu)。最初，EEPROM 使用相同的 HCI 原理來擦除單元，但后來它們改用 Fowler-Nordheim 隧穿（FNT，場電子發(fā)射的波機械形式）來擦除和寫入單元，從而消除了熱載流子降解 (HCD) 的破壞性影響。HCD 和 FNT 的應(yīng)用都是物理損壞的主要來源，最終導致單元「泄漏」并使其變得無用。

結(jié)合電荷捕獲閃存 ( CTF )，用更耐用、更強大的氮化硅材料取代原來的多晶硅浮柵，現(xiàn)代 EEPROM 可在磨損前支持大約一百萬次讀/寫循環(huán)。

閃存是 EEPROM 的進一步發(fā)展，主要區(qū)別在于注重速度和高存儲密度，以及使用 HCI 在 NOR 閃存中寫入，因為這可以提供速度優(yōu)勢。NOR 和 NAND 閃存之間的區(qū)別在于單元的連接方式，NOR 閃存之所以這樣稱呼，是因為它的行為類似于 NOR 門：

NOR 閃存硅片上的布線和結(jié)構(gòu)。來源：Cyferz

要寫入 NOR 閃存單元（將其設(shè)置為邏輯「0」），需要將升高的電壓施加到控制柵極，從而產(chǎn)生 HCI。要擦除單元（將其重置為邏輯「1」），需要將相反極性的大電壓施加到控制柵極和源極端子，這會由于 FNT 將電子從浮柵中拉出。

然后通過將目標字線拉高來讀取單元。由于所有存儲 FET 都連接到地和位線，因此如果浮柵處于活動狀態(tài)，這將拉低位線，從而產(chǎn)生邏輯「1」，反之亦然。NOR 閃存設(shè)置為允許逐位擦除和寫入，盡管現(xiàn)代 NOR 閃存正在轉(zhuǎn)向以塊為單位進行擦除的模型，就像 NAND 閃存一樣：

NAND 閃存硅片上的布線和結(jié)構(gòu)。來源：Cyferz

NAND 閃存之所以被這樣稱呼，原因很容易從單元的連接方式看出，位線和地之間有多個單元串聯(lián)（串）。NAND 閃存使用 FNT 進行寫入和擦除單元，由于其布局，必須始終以頁面（字符串集合）進行寫入（設(shè)置為「0」）和讀取，而擦除則在塊級別（頁面集合）上執(zhí)行。

與 NOR 閃存和 (E)EPROM 不同，讀取值比切換控制門和檢查位線的電平要復(fù)雜得多。相反，必須激活目標單元上的控制門，同時對串中不需要的單元的控制門施加更高的電壓 (>6V)（無論如何都會打開它們）。根據(jù)浮柵內(nèi)的電荷，位線電壓將達到一定水平，然后可以將其解釋為某個位值。這也是 NAND 閃存能夠通過依靠對浮柵電荷水平的精確測量來在每個單元中存儲多個位的方式。

所有這些意味著，雖然 NOR Flash 支持隨機（字節(jié)級）訪問和擦除，因此支持就地執(zhí)行（XiP，允許直接從 ROM 運行應(yīng)用程序），但 NAND Flash 的（逐塊）寫入和擦除速度要快得多，再加上可能的更高密度，使得 NAND Flash 成為桌面和移動數(shù)據(jù)存儲應(yīng)用的首選。

擴展難題

隨著對閃存每平方毫米字節(jié)數(shù)的需求不斷增加，制造商已盡最大努力縮小構(gòu)成 NAND 閃存芯片的晶體管和其他結(jié)構(gòu)。這導致了諸如由于電子泄漏導致數(shù)據(jù)保留時間縮短以及由于結(jié)構(gòu)變薄導致磨損增加等問題。通過在每個單元中存儲更多位來快速輕松地增加總存儲大小的方法不僅加劇了這些問題，而且還帶來了巨大的復(fù)雜性。

從 NAND 閃存的耐久性等級（每個塊的編程/擦除 (P/E) 周期）來看，磨損的增加顯而易見，SLC NAND 閃存的 P/E 周期高達 100,000 次，MLC 低于 10,000 次，TLC 約為 1,000 次，QLC 降至數(shù)百次 P/E 周期。同時，較小的特征尺寸使 NAND 閃存更容易受到電子遷移率（例如高環(huán)境溫度）引起的電子泄漏的影響。數(shù)據(jù)保留率也會隨著磨損而降低，因此，對于高密度、每個單元多比特的 NAND 閃存，數(shù)據(jù)丟失的可能性越來越大。

由于 QLC NAND Flash 的復(fù)雜性，每個單元有 4 位（因此有 16 個電壓級別），與 TLC 尤其是 SLC 相比，寫入和讀取速度大幅下降。這就是為什么 QLC（和 TLC）SSD 使用偽 SLC（pSLC）緩存的原因，該緩存將 SSD 閃存的一部分分配給速度更快的 SLC 訪問模式。在 Gabriel Ferraz 之前引用的教程中，通過寫入超出目標 SSD（Crucial BX500）的 pSLC 緩存大小來說明這一點：

來源：Gabriel Ferraz

盡管最初寫入目標 SSD 的速度接近 500 MB/s，但當 45 GB pSLC 緩存填滿時，寫入速度會降低到底層 Micron 3D QLC NAND 的寫入速度，約為 50 MB/s。實際上，QLC NAND 閃存并不比機械 HDD 快，而且數(shù)據(jù)保留和耐用性特性更差。顯然，這就是預(yù)言中的固態(tài)存儲未來崩潰的臨界點，因為即使是相對便宜的 NAND 閃存也還沒有趕上 HDD 的性價比。

Gabriel Ferraz 對 BX500 SSD 進行的修改涉及使用 MPTools 軟件重新編程其 Silicon Motion SM2259XT2 NAND 閃存控制器，該軟件未提供給消費者，但已泄露到互聯(lián)網(wǎng)上。雖然不像切換「將整個 SSD 用作 pSLC」選項那么簡單，但這最終是將修改后的固件刷新到驅(qū)動器后的結(jié)果。

現(xiàn)在，BX500 SSD 運行在 pSLC 模式下，存儲容量從 500 GB 降至 120 GB，但 P/E 評級從 QLC 模式下的額定 900 次循環(huán)上升到 pSLC 模式下的 60,000 次循環(huán)，或遠超 3,000%。寫入性能持續(xù)為 496 MB/s，沒有 QLC 模式下的任何峰值，導致 PCMark 10 全系統(tǒng)驅(qū)動器測試中的得分大約翻了一番。

考慮到所有這些，很難找到一條不會讓現(xiàn)有問題進一步惡化的 NAND 閃存技術(shù)。也許英特爾和美光不久就會推出出人意料的 3D XPoint 相變內(nèi)存新方案。