存儲技術，掀起一輪新革命

在 AI 應用浪潮下，高性能內存需求持續(xù)飆升，以 HBM 為代表的 DRAM 受到極大追捧。與此同時，為進一步滿足市場需求，內存廠商也蓄勢待發(fā)，迎來新一輪 DRAM 技術「革命」。

4F Square DRAM 開發(fā)順利

三星電子副總裁劉昌植近日宣布，三星下一代 DRAM 技術進展順利，除了成功量產 1b DRAM 外，4F Square DRAM 技術開發(fā)也進展順利，預計 2025 年開發(fā)出 4F Square DRAM 的初始樣品。

據悉，早期 DRAM 單元結構為 8F 方格，目前商用的 DRAM 主要采用 6F 方格，相比于這兩種技術，4F 方格采用了垂直通道晶體管（VCT）結構，可將芯片表面積減少 30％。

由于單元面積減小，DRAM 密度與性能提升，因此在 AI 等應用的推動下，4F Square 技術逐漸受到各大存儲廠商的追捧。

此前，三星表示，許多公司正在努力將其技術過渡到 4F Square VCT DRAM，盡管仍需克服一些挑戰(zhàn)，包括開發(fā)氧化物通道材料和鐵電體等新材料。

業(yè)內人士認為，三星 2025 年推出的 4F Square DRAM 首批樣品或將用于內部發(fā)布。另一家半導體制造商東京電子則預計，采用 VCT 和 4F Square 技術的 DRAM 將在 2027 年至 2028 年間問世。

此外，三星計劃應用 Hybrid Bonding 技術支持 4F Square DRAM 的生產。Hybrid Bonding 是下一代封裝技術，指的是通過垂直堆疊芯片來增加單元密度，從而提高性能，這也將對 HBM4 和 3D DRAM 的發(fā)展產生影響。

HBM4 即將問世

在 AI 時代，HBM 尤其是 HBM3e 在內存市場大行其道，三大 DRAM 廠商競爭愈演愈烈，而新一輪的競爭又在緊鑼密鼓地進行，焦點集中在下一代 HBM4 技術上。

今年 4 月，SK 海力士宣布與臺積電合作開發(fā) HBM4。據悉，兩家公司將首先針對 HBM 封裝最底層的 Base Die 進行性能改進。為了專注于下一代 HBM4 技術的開發(fā)，三星專門成立了全新的「HBM 開發(fā)團隊」。

7 月份，三星電子內存部門新業(yè)務規(guī)劃組組長崔章錫透露，該公司正在開發(fā)一款單棧高達 48GB 的大容量 HBM4 內存，預計明年投產。據悉，三星計劃采用 4nm 先進工藝生產 HBM4 邏輯芯片。而美光則計劃在 2025 年至 2027 年之間推出 HBM4，并在 2028 年過渡到 HBM4E。

除了制造工藝，DRAM 制造商也在積極探索混合鍵合技術，以用于未來的 HBM 產品。與現有的鍵合工藝相比，混合鍵合消除了 DRAM 內存層之間凸塊的需要，而是直接將上下層、銅與銅連接起來。這顯著提高了信號傳輸速度，更好地滿足了 AI 計算的高帶寬要求。

今年 4 月，三星成功基于混合鍵合技術制造出 16 層堆疊 HBM3 存儲器，存儲器樣品運行正常。未來，該 16 層堆疊混合鍵合技術將用于規(guī)模生產 HBM4。SK 海力士計劃在 2026 年之前將混合鍵合應用于 HBM 生產。美光也在開發(fā) HBM4，并考慮包括混合鍵合在內的相關技術，目前這些技術都在研究中。

3D DRAM 發(fā)展勢頭強勁

3D DRAM（三維動態(tài)隨機存取存儲器）是一種具有新穎存儲單元結構的新型 DRAM 技術。與水平放置存儲單元的傳統 DRAM 不同，3D DRAM 垂直堆疊存儲單元，大大增加了單位面積的存儲容量并提高了效率。這使其成為下一代 DRAM 的關鍵發(fā)展方向。

在存儲器市場，3D NAND Flash 已實現商業(yè)化應用，3D DRAM 技術尚在研發(fā)中，但隨著 AI、大數據等應用的蓬勃發(fā)展，大容量、高性能存儲器需求將大幅增加，3D DRAM 有望成為存儲器市場的主流產品。

HBM 技術為 DRAM 的 3D 演進鋪平了道路，使 DRAM 從傳統的 2D 過渡到 3D。不過，目前的 HBM 還不能算是真正的 3D DRAM 技術。三星的 4F Square VCT DRAM 更接近 3D DRAM 的概念，但并不是 3D DRAM 的唯一方向或目標。內存廠商在 3D DRAM 方面還有更多的想法和創(chuàng)意。

三星計劃在 2030 年實現 3D DRAM 的商業(yè)化，2024 年三星展示了兩種 3D DRAM 技術，包括 VCT 和堆疊 DRAM。三星先是推出了 VCT 技術，隨后通過將多個 VCT 堆疊在一起升級為堆疊 DRAM，不斷提升 DRAM 的容量和性能。

三星表示，堆疊式 DRAM 可充分利用 Z 軸空間，在更小的面積內容納更多存儲單元，單芯片容量可超過 100Gb。今年 5 月，三星指出，已與其他公司一起成功制造出 16 層 3D DRAM，但強調尚未做好量產準備。3D DRAM 預計將采用晶圓到晶圓混合鍵合技術生產，同時也考慮采用 BSPDN（背面電源傳輸網絡）技術。

美光已提交了與三星不同的 3D DRAM 專利申請，旨在改變晶體管和電容器的形狀，而無需放置單元。

SK 海力士的 5 層堆疊 3D DRAM 的制造良率達到 56.1%。這意味著在一塊測試晶圓上生產的約 1000 個 3D DRAM 中，約有 561 個可行器件被制造出來。實驗性的 3D DRAM 表現出與目前使用的 2D DRAM 類似的特性，這是 SK 海力士首次披露其 3D DRAM 開發(fā)的具體數字和特性。

此外，美國公司 NEO Semiconductor 也在致力于 3D DRAM 的研發(fā)，去年 NEO Semiconductor 宣布推出全球首款 3D DRAM 原型產品：3D X-DRAM，該技術類似 3D NAND Flash，即通過堆疊層數來增加內存容量，具有高良率、低成本、高密度等特點。

NEO 半導體計劃在 2025 年推出第一代 3D X-DRAM，其堆棧為 230 層，核心容量為 128Gb，比 2D DRAM 的 16Gb 容量高出數倍。