突破電路設(shè)計(jì)桎梏　32位元MCU功耗再降

　　早期低功耗MCU受限于成本及制程技術(shù)，大都選擇8位元CPU內(nèi)核，但隨著工業(yè)智慧化的發(fā)展，導(dǎo)致產(chǎn)品功能更加復(fù)雜，運(yùn)算量更高，8位元MCU已逐漸無法滿足效能需求；為了兼顧低功耗高效能，選擇適用的32位元CPU內(nèi)核乃大勢(shì)所趨。

　　選擇低功耗CPU內(nèi)核，除了單位頻率耗電流外，還須要綜合考量小容量的低記憶體代碼，相同功能所需的代碼越長(zhǎng)，除了增加記憶體成本，也代表更長(zhǎng)的運(yùn)行時(shí)間及功耗。另外，由于軟體開發(fā)成本在后期將會(huì)越來越高，大量的參考代碼及更多的第三方開發(fā)商的支持，均可有效降低軟體的開發(fā)時(shí)間及成本。也因此，選擇一款更多人使用的CPU內(nèi)核也是重要的考量之一。

　　控制數(shù)位電路時(shí)脈

　　對(duì)于一般的同步數(shù)位電路設(shè)計(jì)，要使數(shù)位單元有效降低操作電流，透過控制時(shí)脈的頻率或截止不需要的時(shí)脈跳動(dòng)，也是重要的方法。低功耗MCU通常配備豐富的時(shí)脈控制單元，可對(duì)個(gè)別的數(shù)位周邊單元，依照需求做降頻或升頻的操作調(diào)整，在達(dá)到運(yùn)作能力的同時(shí)，用最低的頻率來運(yùn)行。但為了達(dá)到更彈性的時(shí)脈配置，可能導(dǎo)致CPU內(nèi)核和周邊電路時(shí)脈不同步的現(xiàn)象，此時(shí)必須仔細(xì)考慮電路設(shè)計(jì)，保證跨時(shí)脈領(lǐng)域資料存取的正確性。

　　另外，為了盡量降低CPU介入處理時(shí)間或降低CPU工作頻率而節(jié)省下來的功耗，可提供直接記憶體存?。―MA）或周邊電路相互觸發(fā)電路進(jìn)行資料的傳遞，如定時(shí)器（Timer）定時(shí)自動(dòng)觸發(fā)ADC或DAC，并透過DMA進(jìn)行資料由ADC到RAM，或者RAM到DAC的搬移，同時(shí)在ADC的輸入可以增加簡(jiǎn)單的數(shù)位濾波及平滑化電路，如此不須要CPU經(jīng)常介入處理，也不會(huì)因?yàn)轫氁磿r(shí)處理ADC或DAC事件，導(dǎo)致中斷程序占用太多時(shí)間，降低系統(tǒng)的即時(shí)性及穩(wěn)定性。

　　支援多種工作模式

　　為了配合不同的應(yīng)用需求，并達(dá)到系統(tǒng)平均功耗的最小化，低功耗MCU須要提供多種操作模式，讓使用者靈活調(diào)配應(yīng)用，常見的操作模式有下列數(shù)種：

　?。＿\(yùn)行模式

　　CPU內(nèi)核及周邊正常工作，能即時(shí)改變CPU及周邊的工作頻率（On the Fly）或關(guān)閉不需要的時(shí)脈源，以獲得最佳的工作效能。

　?。皖l工作模式

　　CPU內(nèi)核及周邊工作于低頻的時(shí)脈源，如32.768kHz晶振或內(nèi)部低頻10K電阻電容（RC）振蕩器，通常最大的耗電來源，為嵌入式快閃記憶體及LDO本身的耗電流。若此時(shí)的執(zhí)行程序不大，可以考慮將程序運(yùn)作于RAM，以降低平均功耗。請(qǐng)注意并不是所有MCU都能支援在RAM執(zhí)行程序。

　?。甀dle模式

　　CPU內(nèi)核停止，時(shí)脈源和被啟動(dòng)的周邊電路持續(xù)工作，直到周邊電路符合設(shè)定條件，喚醒CPU進(jìn)行資料處理或控制執(zhí)行流程。通常高頻的運(yùn)行模式，CPU及嵌入式快閃記憶體消耗相當(dāng)大比例的電流，故閑置（Idle）模式能有效降低平均功耗。

　?。龣C(jī)RAM保持模式

　　CPU內(nèi)核及所有時(shí)脈源關(guān)閉，內(nèi)建LDO切換到低耗電模式，但是RAM及I/O接腳持續(xù)供電，維持進(jìn)入待機(jī)之前的狀態(tài)。

　?。甊TC模式

　　CPU內(nèi)核及高頻時(shí)脈源關(guān)閉，內(nèi)建LDO切換到低耗電模式，由于此時(shí)LDO供電能力降低，僅能提供低耗電的周邊電路運(yùn)行，如32.768kHz晶振、