突破電路設(shè)計(jì)桎梏　32位元MCU功耗再降

　?。顚哟龣C(jī)模式

　　CPU內(nèi)核及所有時(shí)脈源關(guān)閉，關(guān)閉RAM及LDO、BOD等所有周邊電路的電源，僅I/O接腳（或部分I/O接腳）持續(xù)供電，由I/O接腳或重置（Reset）接腳喚醒CPU。因?yàn)榇四Ｊ较?，RAM的資料已丟失，通常會(huì)進(jìn)行內(nèi)部電源切割，提供數(shù)十個(gè)狀態(tài)記錄暫存器，做為系統(tǒng)重啟時(shí)的初始狀態(tài)參考源。此模式的優(yōu)點(diǎn)是更低的靜態(tài)電流，通常僅需100？500奈安培，其缺點(diǎn)是并非所有的應(yīng)用都可以忍受RAM資料丟失及系統(tǒng)重啟。

　　電源系統(tǒng)的考量

　　在多電源系統(tǒng)的應(yīng)用上，必須考慮低功耗MCU的內(nèi)部電源規(guī)畫或自動(dòng)切換，以下以市電/備用電池雙電源系統(tǒng)及內(nèi)建通用序列匯流排（USB）介面，但平常由電池供電的行動(dòng)裝置來舉例說明。

　　．市電/備用電池雙電源系統(tǒng)

　　MCU平常由市電經(jīng)由交直流轉(zhuǎn)換電路供電，當(dāng)市電斷電時(shí)，經(jīng)由連接在備用電源的獨(dú)立供電接腳進(jìn)行供電，同時(shí)在MCU內(nèi)部進(jìn)行電源切割，并提供一個(gè)可靠的備用電源自動(dòng)切換開關(guān)，確保市電正常供電時(shí)備用電池不會(huì)持續(xù)被消耗。

　　但仔細(xì)考慮，其實(shí)有兩種狀況可能發(fā)生，一種是備用電池僅供電給部分低耗電的周邊電路，如32.768kHz晶振、RTC時(shí)脈電路、資料備份暫存器等。當(dāng)市電來時(shí)，MCU將重新啟動(dòng)；另外一種狀況是當(dāng)市電斷電時(shí)，有可能MCU及部分周邊電路會(huì)被喚醒工作，然后再次進(jìn)入待機(jī)模式。智慧型電表就是此類應(yīng)用的典型代表。在此種應(yīng)用中，備用電池須要供電給整顆MCU，所以電源自動(dòng)切換開關(guān)必須能承受更高的電流，相對(duì)成本也較高。

　?。畠?nèi)建USB介面行動(dòng)裝置

　　此類裝置平時(shí)由兩節(jié)電池供電或鋰電池供電，工作電壓可能為2.2？3伏特，當(dāng)連接到USB時(shí)，USB介面轉(zhuǎn)由VBUS供電。此類低功耗MCU如果沒有內(nèi)建5伏特轉(zhuǎn)3伏特的USB介面，LDO將會(huì)產(chǎn)生下列問題，當(dāng)連接USB時(shí)，必須由外掛的LDO將USB VBUS的5伏特電源轉(zhuǎn)換為3伏特電源，同時(shí)提供給MCU VDD及USB介面電路，但又必須避免LDO輸出的3伏特電源，與離線操作時(shí)的電池電源發(fā)生沖突，將會(huì)須要外加電源管理電路，增加系統(tǒng)成本及復(fù)雜度。

　　豐富的喚醒機(jī)制及快速喚醒時(shí)間

　　有許多的系統(tǒng)應(yīng)用場合，須由外部的單一訊號(hào)、鍵盤或甚至串列通訊訊號(hào)，激發(fā)MCU啟動(dòng)整體系統(tǒng)的運(yùn)作。在未被激發(fā)的時(shí)候，MCU或甚至大部分的整機(jī)須處于最低耗電的待機(jī)狀態(tài)，以延長電池的壽命。

　　能夠在各式需求下被喚醒，也成為MCU的重要特征。MCU能擁有各式不同的喚醒方式，包括各I/O可做為激發(fā)喚醒的通道，或是由內(nèi)部整合電路（I2C）、通用異步收發(fā)器（UART）、串列周邊介面（SPI）的通道做為被外界元件觸發(fā)喚醒，或使用內(nèi)、外部的超低耗電時(shí)脈源，透過計(jì)時(shí)器來計(jì)時(shí)喚醒。諸多的喚醒機(jī)制，只要運(yùn)用得當(dāng)，并配合MCU的低耗電操作切換模式，可使MCU幾乎時(shí)時(shí)處于極低功耗的狀況。

　　配有快速、高效率內(nèi)核的MCU，可以在每次喚醒的當(dāng)下短暫時(shí)間里，完成應(yīng)有的運(yùn)作與反應(yīng)，并再次進(jìn)入深層的低待機(jī)模式，以此達(dá)到平均耗能下降的目的。但是，若喚醒后開始執(zhí)行微指令的時(shí)間因?yàn)槟承┮蛩囟涎拥煤荛L，將會(huì)使降低總體耗電的目標(biāo)大打折扣，甚至達(dá)不到系統(tǒng)反應(yīng)的要求。因此，有些MCU配合起振時(shí)間的改進(jìn)，及邏輯設(shè)計(jì)的配合，使得喚醒后執(zhí)行指令的時(shí)間至少降到數(shù)個(gè)微秒之內(nèi)。
低功耗類比周邊及記憶體e#

　　低功耗類比周邊及記憶體

　　低功耗MCU在運(yùn)行時(shí)，除了CPU內(nèi)核及被啟動(dòng)的數(shù)位周邊電路在工作外，愈來愈多被整合到內(nèi)部的類比周邊電路亦是耗電的主要來源。以最簡單的執(zhí)行序來分析運(yùn)行功耗，共包含下列耗電來源：CPU內(nèi)核、時(shí)脈振蕩器、嵌入式閃存記憶體及LDO本身的消耗電流。代入以下典型值數(shù)據(jù)將會(huì)更清楚顯示各個(gè)部分對(duì)耗電的影響：