IC靜電放電的測(cè)試方法

1 前言

　　靜電放電（ESD，electrostatic discharge）是電子工業(yè)最花代價(jià)的損壞原因之一，它會(huì)影響到生產(chǎn)合格率、制造成本、產(chǎn)品質(zhì)量與可靠性以及公司的可獲利潤(rùn)。隨著IC產(chǎn)品的制造工藝不斷微小化，ESD引起的產(chǎn)品失效問(wèn)題越來(lái)越突出。為了能夠了解我們所制造的IC產(chǎn)品的抵抗靜電打擊的能力，提升產(chǎn)品的質(zhì)量，減少因ESD而引起的損傷，世界各地的IC工程師們研制出了許多靜電放電模擬器，用來(lái)模擬現(xiàn)實(shí)生活中的靜電放電現(xiàn)象，用模擬器對(duì)IC進(jìn)行靜電測(cè)試，借以找出IC的靜電放電故障臨界電壓。本文就是結(jié)合我們現(xiàn)在使用的靜電放電模擬器（ZapMaster）詳細(xì)介紹靜電放電的測(cè)試過(guò)程。

　　2靜電放電模式及國(guó)際標(biāo)準(zhǔn)

　　目前在世界工業(yè)界對(duì)靜電放電的模式大致定義了四種：人體模式HBM（humanbodymodel）、機(jī)器模式MM（machine model）、器件充電模式CDM（charge device model）、電場(chǎng)感應(yīng)模式FIN（neldinducedmodel）。因?yàn)樵贗C的制造和使用過(guò)程中，人體和IC接觸的機(jī)會(huì)最多，由人體靜電損傷造成IC失效的比例也最大，而且在實(shí)際應(yīng)用中工業(yè)界也大多采用HBM模式來(lái)標(biāo)注IC的靜電等級(jí)。所以本文將著重介紹HBM的測(cè)試方法和判別標(biāo)準(zhǔn)。

　　人體模式（HBM），是指人體在地上走動(dòng)、摩擦或者其他因素在人體上已積累了靜電，當(dāng)此人去直接接觸IC時(shí)，人體上的靜電便會(huì)經(jīng)IC的管腳而進(jìn)入IC內(nèi)，再由IC放電到地去。此放電過(guò)程會(huì)在短到幾百個(gè)納秒的時(shí)間內(nèi)產(chǎn)生數(shù)安培的瞬間放電電流，這個(gè)電流會(huì)把IC內(nèi)部的元件燒毀。圖1是HBM人體放電模式的電路模型，其中R2模擬人體電阻，C1模擬人體電容。測(cè)試過(guò)程是先用高壓源經(jīng)過(guò)電阻R1對(duì)電容C1充電，電容充電后經(jīng)電阻R2對(duì)DUT（被測(cè)器件）放電。因?yàn)殪o電電壓有的要達(dá)到幾千伏特甚至上萬(wàn)伏特，校驗(yàn)比較困難，而電流的校驗(yàn)比較容易，因此現(xiàn)在都是采用靜電放電電壓相對(duì)應(yīng)產(chǎn)生的電流來(lái)校驗(yàn)。圖2是HBM的放電電流波形。表1為不同的HBM靜電電壓相對(duì)應(yīng)產(chǎn)生的放電電流與時(shí)間的關(guān)系。

　　國(guó)際上針對(duì)HBM人體放電模式已經(jīng)制定了許多通用的國(guó)際工業(yè)標(biāo)準(zhǔn)，比較常見(jiàn)的有以下幾個(gè)：

　?、賃SMIL-STD-883EMethod3015．7notice 8；

　?、贓SDASSOCIATIONSTM5．1-2001；

　?、跩EDECEIA／J~D22-A114-B；

　?、蹵utomotive Electronics CouncilAEC-Q100-002-REV-C

　　國(guó)內(nèi)主要標(biāo)準(zhǔn)有：GJB548A-96方法3015A

　　3 靜電放電的測(cè)試組合

　　靜電放電電流在IC中流動(dòng)是有規(guī)律可循的，所以針對(duì)每個(gè)PIN做交叉放電分析是我們使用的最基本的測(cè)試方法。但是并非胡亂交叉測(cè)試就能得到結(jié)論，必須有一套正確而快速的測(cè)試方法作為測(cè)試的準(zhǔn)則。下面以GJB548A-96方法3015中的要求，詳細(xì)介紹各種靜電放電的測(cè)試組合。

　　3．1 I／O腳對(duì)電源腳的靜電放電測(cè)試

　　靜電的積累可能是正的或負(fù)的電荷，因此靜電放電測(cè)試對(duì)同一IC腳而言要求具有正負(fù)兩種極性。對(duì)每一支I／O管腳而言，其對(duì)電源腳的HBM靜電放電測(cè)試有下列四種ESD測(cè)試組合，其等效電路示意圖如圖3-圖6所示。

　　1）圖3為PS-模式（Pin-to-Vss正極性）：Vss腳接地，正的ESD電壓出現(xiàn)在該I／O腳對(duì)Vss腳放電，此時(shí)VDD與其他腳懸空。

　?。?）圖4為NS-模式（Pin-to-Vss負(fù)極性）：Vss腳接地，負(fù)的ESD電壓出現(xiàn)在該I／O腳對(duì)Vss腳放電，此時(shí)VDD與其他腳懸空。