使用時(shí)間可控發(fā)射方法來進(jìn)行模擬電路的失效分析

時(shí)間可控發(fā)射方法（TRE）是一種常用的非入侵式波形測(cè)量方法，它能從芯片的背面探測(cè)芯片內(nèi)部節(jié)點(diǎn)的時(shí)序波形。完美的TRE系統(tǒng)能提供很高的帶寬 （》5GHz）， 很好的探測(cè)尺寸精度 （0.25微米）， 而且能顯示芯片內(nèi)部所有節(jié)點(diǎn)的波形。TRE波形一般用于探測(cè)不正確的信號(hào)電平，電路競(jìng)爭(zhēng)和冒險(xiǎn)問題以及幾皮秒的高精度時(shí)序錯(cuò)誤。

　　通常，在模擬電路診斷中TRE的使用經(jīng)常受到限制，因?yàn)閺?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/模擬電路">模擬電路內(nèi)部提取TRE波形會(huì)非常困難。動(dòng)態(tài)的光子發(fā)射具有很高的非線性度。但是，我們可以提取芯片內(nèi)部小幅度差分邏輯電路的波形，而這些信號(hào)能導(dǎo)致模擬波形的pass或者fail。在0.18微米工藝中，這些波形在判斷芯片pass或fail時(shí)非常關(guān)鍵。

　　工作原理

　　科利登的EmiScope（R）是一種發(fā)射顯微設(shè)備，它能收集處于飽和狀態(tài)的CMOS器件所發(fā)**的光子。當(dāng)CMOS管子的電平跳轉(zhuǎn)時(shí)，主要載流子 （NMOS管中的電子，PMOS管中的空穴） 將通過晶體管的溝道從源極流向漏極。當(dāng)這種電平轉(zhuǎn)換發(fā)生時(shí)，溝道附近的小范圍內(nèi)會(huì)產(chǎn)生很強(qiáng)的電場(chǎng)。載流子通過這個(gè)區(qū)域時(shí)，該電場(chǎng)對(duì)載流子進(jìn)行做功，使得載流子擁有很多能量。當(dāng)這些載流子達(dá)到漏極之后，這些能量將會(huì)被釋放。能量的釋放有多種機(jī)制，其中的一部分會(huì)以所謂的光子發(fā)射的方式來完成。

　　EmiScope（R）能測(cè)量并在時(shí)域上疊加這些光子的發(fā)射，因此通過它就能從芯片背面測(cè)量芯片內(nèi)部的時(shí)序。使用該技術(shù)調(diào)試數(shù)字電路時(shí)很好理解。其實(shí)，TRE系統(tǒng)所測(cè)得的光子發(fā)射信息也能用于模擬電路的探測(cè)。與高精度仿真結(jié)果結(jié)合在一起，這些探測(cè)結(jié)果能很好地用于模擬電路的調(diào)試。

　　案例分析：調(diào)試一個(gè)混合信號(hào)電路

　　本案例的芯片是一個(gè)混合信號(hào)芯片，擁有一個(gè)數(shù)字核和32個(gè)相同的模塊。每個(gè)模塊包含一個(gè)可編程的“事件發(fā)生器“，能用于產(chǎn)生任何低于頻率的事件（脈沖）。事件發(fā)生器主要是由小幅度差分邏輯電路構(gòu)成的。由于后續(xù)電路的輸入時(shí)鐘需要較大的信號(hào)幅度，所以需要使用一個(gè)差分信號(hào)到單端信號(hào)的緩沖器（D2S）來作為二者的接口。圖1所示是一個(gè)D2S電路的原理圖。 輸入信號(hào)Vin/VinN的幅度分別是0或600mV。兩個(gè)滿幅的輸出信號(hào)CVO和CVON信號(hào)能獨(dú)立的用于后續(xù)電路。

　　在測(cè)試第一批投片芯片時(shí)，發(fā)現(xiàn)了一個(gè)奇怪的問題：下一級(jí)電路會(huì)出現(xiàn)脈沖丟失現(xiàn)象。而仿真結(jié)果則表明芯片工作正常。失效隨機(jī)地出現(xiàn)在不同的芯片中。在調(diào)試之前，我們認(rèn)為該問題不是由數(shù)字部分產(chǎn)生的。同樣，事件發(fā)生器也似乎不是該問題的原因。

　　選擇一個(gè)芯片將其放入TRE系統(tǒng)，收集其發(fā)射的光子柱狀圖。關(guān)注其中的兩個(gè)模塊，其中的模塊3C經(jīng)常fail， 模塊3B經(jīng)常pass。在D2S輸出端分別觀察兩個(gè)事件發(fā)生器模塊的”正“輸出信號(hào)和”負(fù)”輸出信號(hào)。

　　顯示了CVO和CVO#信號(hào)的期待信號(hào)以及pass和fail條件下，分別利用得到的TRE數(shù)據(jù)。顯示的則是CVON和CVON#信號(hào)的相應(yīng)信息。在光子發(fā)射圖上，很明顯，CVON3B信號(hào)上升沿和下降沿的兩個(gè)尖峰之間的光子強(qiáng)度較高。這表明CVON3B的輸入信號(hào)（圖中的Vgs）從未降低到NMOS管的門限電平之下。

　　結(jié)果

　　根據(jù)仿真結(jié)果，CVON在pass和fail的時(shí)候其光子發(fā)射波形應(yīng)該是一致的。但我們看到的結(jié)果是，當(dāng)晶體管輸出從高到低轉(zhuǎn)換時(shí)，發(fā)射光子圖在信號(hào)波形上升沿約1ns之后開始變高，直到信號(hào)轉(zhuǎn)換時(shí)才變回為0，而不是預(yù)期的窄發(fā)射脈沖。如果波形脈沖越來越窄，當(dāng)晶體管輸出Vds變低時(shí)，發(fā)射光子圖將會(huì)被截?cái)?。如果波形脈沖足夠?qū)挘l(fā)射波形將會(huì)逐漸降低到0。

　　由于發(fā)射波形出現(xiàn)時(shí)，輸出波形應(yīng)該變高，這表明電壓電平有問題。事實(shí)上，對(duì)于多脈沖脈沖信號(hào)來說，高電壓降低到足夠低的低電壓，后續(xù)電路卻會(huì)把它當(dāng)作前一個(gè)較慢脈沖的負(fù)下降沿。這一特殊情況將會(huì)導(dǎo)致我們前面的測(cè)試設(shè)備所觀察到的失效現(xiàn)象。

　　結(jié)論

　　為了驗(yàn)證電路功能，我們還做了很多仿真。此外，我們還使用了決定不同芯片參數(shù)的發(fā)射技術(shù)。通過仿真，晶