高速PCB設(shè)計(jì)的EMI抑制探討

前面我們從理論上分析了EMI的產(chǎn)生情況，并主要從系統(tǒng)設(shè)計(jì)方面考慮了很多實(shí)際采用的抑制EMI的手段和方式，這節(jié)里我們將針對(duì)高速PCB設(shè)計(jì)，來分析如何進(jìn)行EMI控制。

　　1 傳輸線RLC參數(shù)和EMI

　　對(duì)于PCB板來說，PCB上的每一條走線都可以有用三個(gè)基本的分布參數(shù)來對(duì)它進(jìn)行描述，即電阻，電容和電感。在EMI和阻抗的控制中，電感和電容的作用很大。

　　電容是電路系統(tǒng)存儲(chǔ)系統(tǒng)電能的元件。任何相鄰的兩條傳輸線之間，兩層PCB導(dǎo)電層之間以及電壓層和周圍的地平面之間都可以組成電容。在這些所有的電容中，傳輸線和它的回流電流之間組成的電容數(shù)值最大，也數(shù)量最多，因?yàn)槿魏蔚膫鬏斁€，它都會(huì)在它的周圍通過某種導(dǎo)電物質(zhì)形成回流。根據(jù)電容的公式：C=εs/(4kπd)，他們之間形成的電容的大小和傳輸線到參考平面的距離成反比，和傳輸線的直徑(橫截面積)成正比。我們都知道，如果電容的數(shù)值越大，那么他們之間存儲(chǔ)的電場(chǎng)能量也越多，換句話說，他往外部泄露系統(tǒng)能量的比率將更少，那么這個(gè)系統(tǒng)產(chǎn)生的EMI就會(huì)得到一定的抑制作用。

　　電感是電路系統(tǒng)中存儲(chǔ)周圍磁場(chǎng)能量的元件。磁場(chǎng)是由流過導(dǎo)體的電流產(chǎn)生的感生場(chǎng)。電感的數(shù)值表示它存儲(chǔ)導(dǎo)體周圍磁場(chǎng)的能力，如果磁場(chǎng)減弱，感抗就會(huì)變小，感抗變大的時(shí)候，磁場(chǎng)就會(huì)增大，那么對(duì)外的磁能量輻射也會(huì)變大，即EMI值越大。所以，如果系統(tǒng)的電感越小，那么就能對(duì)EMI進(jìn)行抑制。在低頻情況下，如果導(dǎo)體變短，厚度變大，變寬的時(shí)候，導(dǎo)體的電感就會(huì)變小，而在高頻情況下，磁場(chǎng)的大小則和導(dǎo)線及其回流構(gòu)成的閉環(huán)面積的函數(shù)，如果把導(dǎo)線與其回路靠近，由于回流和本身電流大小相等(在最佳回流狀態(tài))方向相反，所以兩者產(chǎn)生的磁場(chǎng)就會(huì)相互抵消，降低了導(dǎo)體的感應(yīng)電感，所以，保持導(dǎo)體上電流和其最佳回流路徑，能夠一定程度的減小EMI。

　　而在一個(gè)實(shí)際電路中，導(dǎo)線的電容和電感是融合為一體的，我們?nèi)绻环治鲭娙莼蛘咧豢紤]電感都有些片面，所以我們引入阻抗。阻抗是傳輸線上輸入電壓對(duì)輸入電流的比率值(Z0=V/I)。導(dǎo)線和回路之間的阻抗是導(dǎo)線及其回路之間電感和電容的函數(shù)，阻抗ZO等于(L/C)1/2。。

　　通過前面的分析和阻抗ZO的公式，從抑制EMI角度上來說，我們希望阻抗越小越好。當(dāng)阻抗比較小即電容較大和電感較小的時(shí)候，我們只要保持電路的正常布線，使電流保持最佳回流路徑，就可以使EMI控制在最小。而當(dāng)電容變小，電感變大，將會(huì)使系統(tǒng)屏蔽電磁場(chǎng)能量的能力下降，外泄電磁場(chǎng)能量增加，EMI變大。

　　2疊層設(shè)計(jì)抑制EMI

　　從前面的分析可以看到，低阻抗的參考平面在抑制EMI中起著至關(guān)重要的作用，因而我們?cè)谶M(jìn)行疊層設(shè)計(jì)時(shí)，應(yīng)該特別注重參考平面層的安排。對(duì)于PCB板上的信號(hào)走線來說，好的分層應(yīng)該是讓所有的信號(hào)層兩邊緊挨著電源層或者接地層;從電源來看，好的分層是應(yīng)該把電源與接地層相鄰，且電源和接地層的距離盡可能的小，盡量保證電源和地層上的低阻抗。隨著信號(hào)頻率的不斷提高，一般只有6層板以上的多層PCB板才能起到良好的EMI抑制效果。下面，我們以6層板為例，對(duì)不同的PCB迭層設(shè)計(jì)方案的性能優(yōu)劣做一些比較。

　　圖1 六層PCB的兩種典型疊層設(shè)計(jì)

　　六層PCB的疊層設(shè)計(jì)通常有兩種方案(如圖1所示)。對(duì)于第一種方案，我們可以把電源和地分別放在第3和第4層，這一設(shè)計(jì)雖然電源覆銅阻抗低，但是由于第1層和第6層為信號(hào)層，其電磁屏蔽性能差，導(dǎo)線上的很大一部分磁場(chǎng)都要輻射到外界，換句話說，信號(hào)電流和回流信號(hào)中，一個(gè)處于屏蔽范圍內(nèi)，而另一個(gè)卻有一半處于屏蔽范圍外，一個(gè)處于屏蔽范圍之內(nèi)，這樣其實(shí)增加了差模EMI。但是如果兩個(gè)外層上的信號(hào)線數(shù)量最少，走線長(zhǎng)度很短(短于信號(hào)最高諧波波長(zhǎng)的1/20)，則這種設(shè)計(jì)可以解決差模EMI問題。將外層上的無元件和無走線區(qū)域鋪銅填充并將覆銅區(qū)接地(每1/20波長(zhǎng)為間隔)，則對(duì)差模EMI的抑制特別好。而且我們還可以條件允許的情況下，在信號(hào)層的每一層靠邊處鋪設(shè)一圈銅，并且在1/20波長(zhǎng)的間距內(nèi)打控，也能很好的防止EMI的泄漏.如前所述，要將鋪銅區(qū)與內(nèi)部接地層多點(diǎn)相聯(lián)。第二種方案就是