高速PCB設計的EMI抑制探討

前面我們從理論上分析了EMI的產(chǎn)生情況，并主要從系統(tǒng)設計方面考慮了很多實際采用的抑制EMI的手段和方式，這節(jié)里我們將針對高速PCB設計，來分析如何進行EMI控制。

　　1 傳輸線RLC參數(shù)和EMI

　　對于PCB板來說，PCB上的每一條走線都可以有用三個基本的分布參數(shù)來對它進行描述，即電阻，電容和電感。在EMI和阻抗的控制中，電感和電容的作用很大。

　　電容是電路系統(tǒng)存儲系統(tǒng)電能的元件。任何相鄰的兩條傳輸線之間，兩層PCB導電層之間以及電壓層和周圍的地平面之間都可以組成電容。在這些所有的電容中，傳輸線和它的回流電流之間組成的電容數(shù)值最大，也數(shù)量最多，因為任何的傳輸線，它都會在它的周圍通過某種導電物質形成回流。根據(jù)電容的公式：C=εs/(4kπd)，他們之間形成的電容的大小和傳輸線到參考平面的距離成反比，和傳輸線的直徑(橫截面積)成正比。我們都知道，如果電容的數(shù)值越大，那么他們之間存儲的電場能量也越多，換句話說，他往外部泄露系統(tǒng)能量的比率將更少，那么這個系統(tǒng)產(chǎn)生的EMI就會得到一定的抑制作用。

　　電感是電路系統(tǒng)中存儲周圍磁場能量的元件。磁場是由流過導體的電流產(chǎn)生的感生場。電感的數(shù)值表示它存儲導體周圍磁場的能力，如果磁場減弱，感抗就會變小，感抗變大的時候，磁場就會增大，那么對外的磁能量輻射也會變大，即EMI值越大。所以，如果系統(tǒng)的電感越小，那么就能對EMI進行抑制。在低頻情況下，如果導體變短，厚度變大，變寬的時候，導體的電感就會變小，而在高頻情況下，磁場的大小則和導線及其回流構成的閉環(huán)面積的函數(shù)，如果把導線與其回路靠近，由于回流和本身電流大小相等(在最佳回流狀態(tài))方向相反，所以兩者產(chǎn)生的磁場就會相互抵消，降低了導體的感應電感，所以，保持導體上電流和其最佳回流路徑，能夠一定程度的減小EMI。

　　而在一個實際電路中，導線的電容和電感是融合為一體的，我們如果只分析電容或者只考慮電感都有些片面，所以我們引入阻抗。阻抗是傳輸線上輸入電壓對輸入電流的比率值(Z0=V/I)。導線和回路之間的阻抗是導線及其回路之間電感和電容的函數(shù)，阻抗ZO等于(L/C)1/2。。

　　通過前面的分析和阻抗ZO的公式，從抑制EMI角度上來說，我們希望阻抗越小越好。當阻抗比較小即電容較大和電感較小的時候，我們只要保持電路的正常布線，使電流保持最佳回流路徑，就可以使EMI控制在最小。而當電容變小，電感變大，將會使系統(tǒng)屏蔽電磁場能量的能力下降，外泄電磁場能量增加，EMI變大。

　　2疊層設計抑制EMI

　　從前面的分析可以看到，低阻抗的參考平面在抑制EMI中起著至關重要的作用，因而我們在進行疊層設計時，應該特別注重參考平面層的安排。對于PCB板上的信號走線來說，好的分層應該是讓所有的信號層兩邊緊挨著電源層或者接地層;從電源來看，好的分層是應該把電源與接地層相鄰，且電源和接地層的距離盡可能的小，盡量保證電源和地層上的低阻抗。隨著信號頻率的不斷提高，一般只有6層板以上的多層PCB板才能起到良好的EMI抑制效果。下面，我們以6層板為例，對不同的PCB迭層設計方案的性能優(yōu)劣做一些比較。

　　圖1 六層PCB的兩種典型疊層設計

　　六層PCB的疊層設計通常有兩種方案(如圖1所示)。對于第一種方案，我們可以把電源和地分別放在第3和第4層，這一設計雖然電源覆銅阻抗低，但是由于第1層和第6層為信號層，其電磁屏蔽性能差，導線上的很大一部分磁場都要輻射到外界，換句話說，信號電流和回流信號中，一個處于屏蔽范圍內，而另一個卻有一半處于屏蔽范圍外，一個處于屏蔽范圍之內，這樣其實增加了差模EMI。但是如果兩個外層上的信號線數(shù)量最少，走線長度很短(短于信號最高諧波波長的1/20)，則這種設計可以解決差模EMI問題。將外層上的無元件和無走線區(qū)域鋪銅填充并將覆銅區(qū)接地(每1/20波長為間隔)，則對差模EMI的抑制特別好。而且我們還可以條件允許的情況下，在信號層的每一層靠邊處鋪設一圈銅，并且在1/20波長的間距內打控，也能很好的防止EMI的泄漏.如前所述，要將鋪銅區(qū)與內部接地層多點相聯(lián)。第二種方案就是