<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 特色C語言平臺(tái) SoC設(shè)計(jì)最佳化(一)

          特色C語言平臺(tái) SoC設(shè)計(jì)最佳化(一)

          作者: 時(shí)間:2013-09-06 來源:網(wǎng)絡(luò) 收藏
          此一來數(shù)千行的演算,大約一周就能夠轉(zhuǎn)換成System C。

            有關(guān)專用處理器,利用一般的處理器制作工具,同樣能夠輕易進(jìn)行最適化探索作業(yè),進(jìn)而使處理器的開發(fā)時(shí)間,從以往6個(gè)月壓縮至2~3個(gè)月。實(shí)際開發(fā)時(shí)必需先進(jìn)行Profiling描述、決定管線結(jié)構(gòu),再根據(jù)Profiling描述結(jié)果,對(duì)各SoC進(jìn)行複合指令等,最佳指令追加作業(yè),依此使參考用處理器達(dá)成SoC要求的最佳化目標(biāo),最后再利用指令設(shè)定,模擬分析估算成本、耗功等效能。

            結(jié)構(gòu)探索作業(yè)結(jié)束后,再整合客戶的要求規(guī)格,評(píng)估客戶提出的規(guī)格時(shí),此時(shí)為防與止晶片出現(xiàn)怪異現(xiàn)象,除了動(dòng)作等級(jí)的System C之外,必需使用低抽象度RTL(Register TraNSfer Level)等級(jí)的設(shè)計(jì)資料。一旦取得客戶的許可后就可以同時(shí)進(jìn)行System C的硬體、軟體設(shè)計(jì)。由于平臺(tái)設(shè)計(jì)方式使用了,演算、System C模型和RTL模型等多種模型,因此必需維持模型之間的理論等價(jià)性,然而實(shí)際上「形式驗(yàn)證工具」還未達(dá)到實(shí)用階段,必需使用一般理論模擬分析,驗(yàn)證上述設(shè)計(jì)資料的等價(jià)性,其中RTL等級(jí)的理論模擬分析非常耗時(shí),因此它已經(jīng)成為平臺(tái)設(shè)計(jì)有待克服的問題。

            目前動(dòng)作合成工具技術(shù)上還不成熟,若直接轉(zhuǎn)換成System C,Gate規(guī)模與消費(fèi)電流值會(huì)變大。(IntercONnect Systems)

            C語言平臺(tái)的設(shè)計(jì)的特色

            實(shí)際上利用C語言平臺(tái)的設(shè)計(jì)方式方面,例如日本某業(yè)者,曾經(jīng)開發(fā)以Pentium微處理器使用的壓縮處理技術(shù)硬體化的SoC,使其具備MPEG-4單壓縮功能,基于資料處理并聯(lián)化對(duì)降低動(dòng)作頻率非常有效等考慮,因此使用動(dòng)作合成方式使SoC整體達(dá)成的硬體連線化目的。由于在結(jié)構(gòu)探索工程中已經(jīng)針對(duì)并聯(lián)處理段數(shù),等相異多結(jié)構(gòu)進(jìn)行評(píng)估,因此檢驗(yàn)結(jié)果與實(shí)際晶片的量測(cè)結(jié)果幾乎完全相同,證實(shí)C語言平臺(tái)設(shè)計(jì)方式可以實(shí)現(xiàn)高精度的結(jié)構(gòu)探索目的。

            另外,也有業(yè)者在開發(fā)應(yīng)用在行動(dòng)電話的長(zhǎng)時(shí)間MP3音樂播放晶片,同樣具備MPEG-4單壓縮功能時(shí),設(shè)計(jì)上被要求盡量降低耗功,因此設(shè)計(jì)人員決定採用動(dòng)作合成方式,使SoC整體達(dá)成的硬體連線化目的。此外,該業(yè)者為了減少耗功與晶片面積,因此進(jìn)行演算處理位元寬度最佳化設(shè)計(jì),就展開調(diào)查各處理作業(yè)的資源消耗量,與演算位元寬度的關(guān)係,依此制作演算位元寬度、建立調(diào)整方桉、進(jìn)行音質(zhì)檢驗(yàn)、決定位元寬度,根據(jù)實(shí)測(cè)結(jié)果證實(shí)傳統(tǒng)同等級(jí)SoC的耗功為60mW,可以降至7mW。

            東芝成立小組導(dǎo)入C語言設(shè)計(jì)平臺(tái)

            目前可以感受到,隨著半導(dǎo)體制程的微細(xì)化,SoC的開發(fā)時(shí)間越來越長(zhǎng),在此同時(shí)短交期、低成本的要求依然沒變,因此大幅提高SoC的設(shè)計(jì)效率,成為開發(fā)SoC時(shí)非常重要的課題。以往SoC大多利用高抽象度動(dòng)level設(shè)計(jì)硬體,設(shè)計(jì)資料使用C語言平臺(tái)描述,如此就能夠在SoC樣品晶片完成前,開始進(jìn)行軟體驗(yàn)證、修正作業(yè)。

            所以,東芝在2005年就成立「R-CUBE」小組專研新晶片的前期設(shè)計(jì)規(guī)劃,來因應(yīng)此一變化,R-CUBE高階設(shè)計(jì)環(huán)境主要是由,軟、硬體協(xié)調(diào)驗(yàn)證環(huán)境、結(jié)構(gòu)探索環(huán)境、高階驗(yàn)證環(huán)境、高階合成環(huán)境,和整體驗(yàn)證環(huán)境等等,5個(gè)次環(huán)境構(gòu)成。


          上一頁 1 2 下一頁

          關(guān)鍵詞: C語言 SoC設(shè)計(jì)

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();