<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 龍芯處理器IP核的FPGA驗(yàn)證平臺(tái)設(shè)計(jì)

          龍芯處理器IP核的FPGA驗(yàn)證平臺(tái)設(shè)計(jì)

          作者: 時(shí)間:2013-06-16 來(lái)源:網(wǎng)絡(luò) 收藏
          ck約束技術(shù)和人工干預(yù)布局布線,以達(dá)到預(yù)期目的。使用該平臺(tái)對(duì)所開(kāi)發(fā)的SoC的各個(gè)模塊進(jìn)行了驗(yàn)證,并在lO MHz~70 MHz條件下與代碼前(后)仿真結(jié)果和SoC實(shí)測(cè)結(jié)果進(jìn)行了比較,發(fā)現(xiàn)該平臺(tái)在多模塊、高速情況下,性能有所下降,如圖6所示,需進(jìn)一步提高綜合和布局布線技術(shù)。


          圖6各模塊實(shí)驗(yàn)驗(yàn)證結(jié)果比較

          本文設(shè)計(jì)了基于國(guó)產(chǎn)I號(hào)的SoC的平臺(tái),介紹了怎樣利用該平臺(tái)進(jìn)行軟硬件協(xié)同設(shè)計(jì)、SoC系統(tǒng)移植、驗(yàn)證和運(yùn)行實(shí)時(shí)操作系統(tǒng)。在電壓設(shè)計(jì)、模塊選用甚至核的選用方面都考慮了升級(jí)擴(kuò)展技術(shù),可為其他SoC的驗(yàn)證所借鑒。驗(yàn)證結(jié)果表明,基于I號(hào)CPU 的SoC可成功運(yùn)行Linux嵌入式程序及VxWorks。

          負(fù)離子發(fā)生器相關(guān)文章:負(fù)離子發(fā)生器原理

          上一頁(yè) 1 2 下一頁(yè)

          關(guān)鍵詞: 龍芯 處理器 IP核 FPGA驗(yàn)證

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();