安森美電路保護及濾波技術(shù)解析

靜電放電（ESD）保護及電磁干擾（EMI）正在成為所有電氣設(shè)備越來越重要的考慮因素。消費者要求智能手機等便攜/無線設(shè)備具有更多功能特性及采用纖薄型工業(yè)設(shè)計，這就要求設(shè)計人員要求更加注重小外形封裝之中的ESD及EMI性能。本文將分析電路保護要求，比較不同的電路保護技術(shù)及濾波技術(shù)，介紹安森美半導體應(yīng)用于典型電路保護及濾波應(yīng)用的產(chǎn)品，幫助設(shè)計工程師設(shè)計出更可靠的便攜及消費類產(chǎn)品。

　　關(guān)鍵芯片組外部ESD保護要求

　　業(yè)界正在采用最先進的技術(shù)制造先進的系統(tǒng)級芯片（SoC）。設(shè)計人員為了優(yōu)化功能及芯片尺寸，正在持續(xù)不斷地減小其芯片設(shè)計的最小特征尺寸。但相應(yīng)的代價是：隨著特征尺寸減小，器件更易于遭受ESD損傷。當今的集成電路（IC）給保護功能所留下的設(shè)計窗口已經(jīng)減小。ESD保護必須在安全過壓及過流區(qū)工作。隨著業(yè)界趨向以更小幾何尺寸和更低電壓制造更先進IC，IC的安全工作區(qū)也在縮小。

　　有效ESD保護的關(guān)鍵是限制ESD事件期間的電壓，令其處于給定芯片組的安全電壓窗口內(nèi)。ESD保護產(chǎn)品實現(xiàn)有效ESD保護的方式，是在ESD事件期間提供接地的低阻抗電流路徑；用于新集成電路的保護產(chǎn)品需要更低的動態(tài)阻抗（Rdyn），從而避免可能導致?lián)p傷的電壓。

　　由于給保護功能所留的設(shè)計窗口減小，選擇具有低動態(tài)阻抗的ESD保護產(chǎn)品變得更加重要，以此確保鉗位電壓不超過新芯片組的安全保護窗口。因此，ESD保護產(chǎn)品供應(yīng)商必須提供保護產(chǎn)品有效性的信息，而非僅是保護產(chǎn)品自身的存續(xù)等級。

　　硅ESD保護技術(shù)與無源ESD保護技術(shù)比較

　　安森美半導體的保護及濾波方案基于先進的硅工藝。相比較而言，其它幾種低成本無源方案結(jié)合使用了陶瓷、鐵氧體及多層壓敏電阻（MLV）材料。這些類型器件傳統(tǒng)上ESD鉗位性能較弱。在某些無源方案中，下游器件會遭受的電壓比安森美半導體硅方案高出一個或多個數(shù)量級，下圖中的ESD屏幕截圖所示，其中比較了安森美半導體硅方案與競爭技術(shù)在8 kV ESD應(yīng)力條件下的表現(xiàn)。競爭技術(shù)的導通電壓如此之高，以致于它根本不會激活，所測的電壓只不過是在50 Ω測量電路上的電壓降。其它一些更老技術(shù)甚至在經(jīng)歷較少幾次ESD沖擊后性能就會下降。由于材料成分原因，某些無源器件往往在不同溫度條件下的性能表現(xiàn)不一致，因此在惡劣環(huán)境下的可靠性更低。

　　圖1：安森美半導體硅器件與無源競爭器件以50 Ω系統(tǒng)在8 kV測得的ESD鉗位性能比較

　　消除信號完整性問題的PicoGuard？ XS ESD保護技術(shù)

　　傳統(tǒng)ESD保護產(chǎn)品貼裝在信號走線與地之間，在信號路徑上不會產(chǎn)生中斷。為了將高速數(shù)據(jù)線路的信號完整性下降問題減至最輕，電容必須最小化，如圖2所示。

　　圖2：傳統(tǒng)ESD保護設(shè)計方法與PicoGuard XS比較

　　安森美半導體優(yōu)異的PicoGuard XS技術(shù)通過使信號路徑穿越保護產(chǎn)品，提供阻抗匹配的信號路徑，故而消除了信號完整性問題。PicoGuard XS技術(shù)平衡了封裝串聯(lián)電感與保護二極管電容，提供極