三階單環(huán)Delta-sigma調(diào)制器在ADC中的應(yīng)用

0 引言

　　模數(shù)轉(zhuǎn)換器(ADC)在信號(hào)處理中起了一個(gè)非常重要的作用。在數(shù)字音頻、數(shù)字電視、圖像編碼及頻率合成等領(lǐng)域需要大量的數(shù)據(jù)轉(zhuǎn)換器。由于超大規(guī)模集成電路的尺寸和偏壓不斷減小，模擬器件的精度和動(dòng)態(tài)范圍也不斷降低，對(duì)于實(shí)現(xiàn)高分辨率的ADC是一種挑戰(zhàn)。高階多位Delta-sigma ADC由于不需要采樣保持電路，電路規(guī)模小，可以實(shí)現(xiàn)較高的分辨率，因此在實(shí)際中得到廣泛的應(yīng)用。Delta-sigmaADC采用過采樣技術(shù)和噪聲整形技術(shù)相結(jié)合，對(duì)量化噪聲雙重抑制，從而實(shí)現(xiàn)高精度模數(shù)轉(zhuǎn)換。在實(shí)際的設(shè)計(jì)中需要根據(jù)設(shè)計(jì)指標(biāo)穩(wěn)定性和動(dòng)態(tài)范圍等進(jìn)行折衷。要實(shí)現(xiàn)大的動(dòng)態(tài)范圍，就需要較高的過采樣率和多位量化器。為了保持高階DSM的穩(wěn)定性就需要使用多位量化器，而多位量化器會(huì)增加后續(xù)內(nèi)部ADC的設(shè)計(jì)難度。因此，必須仔細(xì)選擇過采樣率和量化器的位數(shù)，以實(shí)現(xiàn)預(yù)期的性能指標(biāo)。本文提出一種三階單環(huán)局部反饋的Delta-sigma調(diào)制器結(jié)構(gòu)，利用Richard Schreier的Matlab Delta-sigma調(diào)制器設(shè)計(jì)工具包，推導(dǎo)調(diào)制器傳輸函數(shù)，并對(duì)系數(shù)進(jìn)行優(yōu)化，使用Verilog硬件語(yǔ)言對(duì)調(diào)制器進(jìn)行行為級(jí)建模。調(diào)制器的信號(hào)帶寬為32.8kHz，過采樣率為128，工作時(shí)鐘8.4MHZ，精度16位，可以達(dá)到145dB以上的SNR。

　　1 Delta-sigma調(diào)制器的原理和結(jié)構(gòu)

　　△-∑調(diào)制技術(shù)來自高分辨率的A/D、D/A變換器中的過取樣△-∑轉(zhuǎn)換技術(shù)，利用經(jīng)典自動(dòng)控制理論中負(fù)反饋概念，通過反饋環(huán)來提高量化器的有效分辨率并整形其量化噪聲。在對(duì)信號(hào)進(jìn)行過取樣后，噪聲功率譜幅度降低，并通過一個(gè)對(duì)輸入呈低通而對(duì)量化噪聲呈現(xiàn)高通的噪聲整形器，將量化噪聲功率的絕大部分移到信號(hào)頻帶之外，從而可通過濾波有效地抑制噪聲。

　　Delta-sigma調(diào)制器的仿真模型可以用圖1來表示。該系統(tǒng)是一個(gè)雙端輸入、單端輸出的線性系統(tǒng)，系統(tǒng)的一個(gè)輸入為外部輸入信號(hào)U，另一個(gè)輸入為量化器的反饋V，輸出則是量化器的輸入Y。

　　由圖1根據(jù)疊加原理，可知系統(tǒng)的輸出可以表示為

　　其中，L0(z)和L1(z)分別是輸入U(xiǎn)(z)和V(z)到輸出Y(z)的傳遞函數(shù)。

　　令調(diào)制器量化噪聲為E(z)，則調(diào)制器的輸出為

　　由式(1)、(2)可得

　　其中G(z)是信號(hào)傳遞函數(shù)(STF)，H(z)是NTF(NTF)。所以