<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 設(shè)計性能:物理綜合與優(yōu)化

          設(shè)計性能:物理綜合與優(yōu)化

          作者: 時間:2012-03-27 來源:網(wǎng)絡(luò) 收藏
          55); orphans: 2; widows: 2; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">

            引腳交換:LUT 的每個輸入引腳可能有不同的延遲,所有 Map 擁有交換引腳(以及關(guān)聯(lián)的 LUT 等式)的能力,以便將最關(guān)鍵的信號放置在最快的引腳上(圖 4)。

            

          設(shè)計性能:物理綜合與優(yōu)化

            結(jié)論

            賽靈思工具集中的功能將進一步走向成熟并隨著每個軟件版本的發(fā)布進行擴展。伴隨效果質(zhì)量的改進,您可以期待著對類型的更多控制。其他計劃中的強化措施還包括在再階段考慮更多設(shè)計單元(例如允許將寄存器移入和移出 I/O 塊或塊 RAM 和 DSP 塊等專門功能),以及將布線階段包含進迭代過程,以及優(yōu)化系統(tǒng)。

            賽靈思 ISE 軟件中的與優(yōu)化工具是為在實現(xiàn)的打包和布局階段對您的 FPGA 設(shè)計的結(jié)構(gòu)進行重新檢查而創(chuàng)建的。給定時序約束和物理版圖信息,在映射和布局布線階段優(yōu)化綜合決策可極大地改進結(jié)果。


          上一頁 1 2 3 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();