<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術 > 設計應用 > 常用EDA設計與仿真軟件介紹

          常用EDA設計與仿真軟件介紹

          作者: 時間:2012-03-26 來源:網絡 收藏

            (1)VHDL語言 超高速集成電路硬件描述語言(VHSIC Hardware Deseription Languagt,簡稱VHDL),是IEEE的一項標準設計語言。它源于美國國防部提出的超高速集成電路(Very High Speed Integrated Circuit,簡稱VHSIC)計劃,是ASIC設計和PLD設計的一種主要輸入工具。

            (2)Veriolg HDL 是Verilog公司推出的硬件描述語言,在ASIC設計方面與VHDL語言平分秋色。

            (3)其它EDA軟件如專門用于微波電路設計和電力載波工具、PCB制作和工藝流程控制等領域的工具,在此就不作介紹了。

          c++相關文章:c++教程



          上一頁 1 2 3 4 下一頁

          關鍵詞: EDA設計 仿真軟件

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();