DS31415高性能頻率轉(zhuǎn)換和合成的集成電路

DS31415是一個(gè)靈活的，高性能的不同頻率轉(zhuǎn)換時(shí)間和頻率合成中的應(yīng)用集成電路。就其三個(gè)輸入和四個(gè)輸出時(shí)鐘時(shí)鐘，每個(gè)設(shè)備可以接受幾乎任何關(guān)系或產(chǎn)生2kHz和750MHz的頻率。

　　輸入時(shí)鐘分頻，分?jǐn)?shù)比例根據(jù)需要，不斷為監(jiān)測(cè)活動(dòng)和頻率精度。輸入時(shí)鐘的最佳選擇，手動(dòng)或自動(dòng)，作為在器件其它部分參考時(shí)鐘。一個(gè)靈活的，高性能數(shù)字鎖相環(huán)鎖定到選定的參考，并提供可編程的帶寬，非常高的分辨率緩繳能力，真正無(wú)中斷輸入時(shí)鐘之間切換。數(shù)字鎖相環(huán)后跟一個(gè)時(shí)鐘合成子系統(tǒng)，已與自己的32位分頻器，相位調(diào)整兩個(gè)完全可編程的數(shù)字頻率合成塊，一個(gè)高速低抖動(dòng)APLL的，和四個(gè)輸出時(shí)鐘，每個(gè)。 APLL的規(guī)定分?jǐn)?shù)的縮放和輸出抖動(dòng)比1ps RMS的少。對(duì)于電信系統(tǒng)，DS31415的所有必需的特性和功能，作為中央計(jì)時(shí)功能或線路卡時(shí)鐘IC。

　　此外，DS31415具有嵌入時(shí)鐘的IEEE ? 1588可以通過(guò)系統(tǒng)軟件帶領(lǐng)遵循時(shí)間主系統(tǒng)中的其他地方或其他地方的網(wǎng)絡(luò)。這座時(shí)鐘的所有必要的功能是在1588年普通時(shí)鐘，邊界時(shí)鐘或透明時(shí)鐘中央時(shí)鐘。

　　關(guān)鍵特性

　　三個(gè)輸入時(shí)鐘

　　差分或CMOS / TTL電格式

　　任何頻率從2kHz到750MHz的

　　分?jǐn)?shù)縮放的64B/66B和FEC縮放(如64/66，二百五十五分之二百三十七，255分之238)或任何其他降尺度要求

　　連續(xù)輸入時(shí)鐘的質(zhì)量監(jiān)控

　　三2/4/8kHz幀同步輸入

　　高性能全數(shù)字鎖相環(huán)

　　無(wú)中斷參考輸入丟失的開關(guān)

　　自動(dòng)或手動(dòng)相位生成輸出

　　緩繳的損失所有投入

　　可編程帶寬0.5MHz至400Hz的

　　兩個(gè)數(shù)字頻率合成器

　　產(chǎn)生任何2kHz倍數(shù)高達(dá)77.76MHz

　　每DFS的相位調(diào)整

　　高性能輸出APLL的

　　輸出頻率750MHz的

　　高分辨率的小數(shù)為FEC和64B/66B尺度(例如，237分之255，238分之255，六十四分之六十六)或任何其他尺度要求

　　小于1ps RMS輸出抖動(dòng)

　　四兩組輸出時(shí)鐘

　　幾乎所有的頻率從1Hz到750MHz的每個(gè)組的奴隸一個(gè)DFS時(shí)鐘，任何APLL的時(shí)鐘，或任何輸入時(shí)鐘(分散和規(guī)模)

　　每個(gè)人都有一個(gè)差分輸出(3慢性粒細(xì)胞白血病，4個(gè)LVDS / LVPECL的)和獨(dú)立的CMOS / TTL輸出

　　32位每輸出分頻器

　　兩個(gè)同步脈沖輸出：為8kHz和2kHz范圍

　　IEEE1588的時(shí)鐘功能

　　通過(guò)軟件可操縱與2為8ns的時(shí)間分辨率和2 - 32ns頻率分辨率

　　4ns的輸入和輸出時(shí)間戳精度邊緣布置精度

　　可編程時(shí)鐘和時(shí)間對(duì)準(zhǔn)I / O來(lái)同步所有1588年在大型系統(tǒng)設(shè)備

　　支持1588年業(yè)主立案法團(tuán)，BC和訓(xùn)練班架構(gòu)

　　一般特征

　　合適的線路卡IC卡IC或時(shí)間用于Stratum 2/3E/3/4E/4，校董會(huì)，美國(guó)證券交易委員會(huì)/歐洲經(jīng)濟(jì)共同體，或SSU

　　幾乎所有接受，并產(chǎn)生高達(dá)750MHz的頻率從1Hz的

　　內(nèi)補(bǔ)償本振頻率誤差

　　與SPI?處理器接口

　　1.8V工作電壓與3.3V的I / O(5V耐壓)