一種改善DDS性能的倍頻方法

近二十年來，隨著數(shù)字集成電路和微電子技術(shù)的發(fā)展，出現(xiàn)了一種新的頻率合成技術(shù)——直接數(shù)字合成（Direct Digital Synthesize）技術(shù)。DDS的出現(xiàn)導致了頻率合成領域的第二次革命。DDS具有相對帶寬很寬、頻率捷變速率快、頻率分辨率高、輸出相位連續(xù)、可輸出寬帶的正交信號、可編程、全數(shù)字化和便于集成等優(yōu)越性能。但是它的全數(shù)字結(jié)構(gòu)造成了DDS的主要缺點：其一，根據(jù)取樣定量，輸出信號的最高頻率將低于參考時鐘的一半，故若要提高輸出頻率將受到器件（如DAC、ROM）的速度限制；其二，DDS輸出信號中雜散寄生分量大，其中輸出高頻尤其，它無法達到PLL頻率合成的頻譜純度；其三，DDS的功耗與其時鐘頻率成正比，故在供電受到限制的場合且又要求有較高的頻率輸出，DDS就有局限性。如何克服限制DDS廣泛應用的主要缺點，是當前國際上DDS技術(shù)研究的主要課題。本文將利用倍頻的方法擴展DDS的頻率上限和改善DDS雜散電平。

1 DDS的基本原理及其雜散電平

DDS的理論依據(jù)是奈奎斯特抽樣定理。根據(jù)該定理，對于一個周期正弦波連續(xù)信號，可以沿其相位軸方向，以等量的相位間隔對其進行相位/幅度抽樣，得到一個周期性的正弦信號的離散相位的幅度序列，并且對模擬幅度進行量化，量化后的幅值采用相應的二進制數(shù)據(jù)編碼。這樣就把一個周期的正弦波連續(xù)信號轉(zhuǎn)換成為一系列離散的二進制數(shù)字量，然后通過一定的手段固化在只讀存儲器ROM中，每個存儲單元的地址即是相位取樣地址，存儲單元的內(nèi)容是已經(jīng)量化了正弦波幅值。這樣的一個只讀存儲器就構(gòu)成了一個與2π周期內(nèi)相位取樣相對應的正弦函數(shù)表，因它存儲的是一個周期的正弦波波形幅值，因此又稱其為正弦波形存儲器。對于一個連續(xù)的正弦波信號，其角頻率ω可以用相位斜率Δφ/Δr表示。當角頻率ω為一定值時，其相位斜率Δφ/Δt也是一個確定值。此時，正弦波形信號的相位與時間成線性關系，即φ=ω×Δt。根據(jù)這一基本關系，在一定頻率的時鐘信號作用下，通過一個線性的計數(shù)時序發(fā)生器所產(chǎn)生的取樣地址對已得到的正弦波波形存儲器進行掃描，進而周期性地讀取波形存儲器中的數(shù)據(jù)，其輸出通過數(shù)模轉(zhuǎn)換器及低通濾波器就可以合成一個完整的、具有一定頻率的正弦波信號。

DDS的基本原理框圖如圖1所示。它主要由標準參考頻率源、相位累加器、波形存儲器、數(shù)模轉(zhuǎn)換器、低通平滑濾波器構(gòu)成。在時鐘脈沖的控制下，頻率控制字K由累加器得到相應的相碼，相碼尋址波形存儲器進行相碼-幅碼變換輸出不同的幅度編碼，再經(jīng)過數(shù)模變換器得到相應的階梯波，最后經(jīng)低通波器對階梯波進行平滑，即得到由頻率控制字K決定的連續(xù)變化的輸出波形。其中，參考頻率源一般是 一個高穩(wěn)定的晶體振蕩器，其輸出信號用于DDS中各部件同步工作。因此，DDS輸出的合成信號的頻率穩(wěn)定度與晶體振蕩器是一樣的。相位累加器是實現(xiàn)DDS的核心，如圖2所示。它由一個N位字長的二進制加法器和一個由固定時鐘脈沖取樣的N位相位寄存器組成。相位寄存器的輸出與加法器的一個輸入端在內(nèi)部相連，加法器的另一個輸入端是外部輸入的頻率控制字K。這樣，在每個時鐘脈沖到達時，相位寄存器采樣字K。這樣，在每個時鐘脈沖到達時，相位寄存器采樣上個時鐘周期內(nèi)相位寄存器的值與頻率控制字K之和，并作為相位累加器在這一時鐘周期的輸出。

當頻率合成器正常工作時，在標準頻率參考源的控制下（頻率控制字K決定了相應的相位增量），相位累加器則不斷地對該相位增量進行線性累加，當相位累加器積滿量時就會產(chǎn)生一次溢出，從而完成一個周期性的動作，這個動作周期即是DDS合成信號的一個頻率周期。于是，輸出信號波形的頻率及頻率分辨率可以表示如下：

fout=Kfc/2 N (1)

fmin=fc/2 N (2)

式中：fout為輸出信號頻率;fmin為輸出信號分辨率；K為頻率控制字；N為相位累加器字長；fc為標準參考頻率源工作頻率。

由式（1）和（2）可知，DDS輸出信號的頻率主要取決于頻率控制字K，相位累加器字長N決定DDS的頻率分辨率。當K增大時，fout可以斷地提高，由抽樣定理，最高輸出頻率不得大于fc/2，但工作輸出頻率達40%fc左右時，輸出波形的相位抖動就很大。根據(jù)實驗所得，實際工作時輸出頻率小于fc/3較為合適。同時當N增大時，DDS輸出頻率的分辨率也越精細。

從理論上來講，DDS輸出信號的相位噪聲對參考時鐘信號的相位噪聲有20lg(fc/fout)dB的改善。但是DDS的數(shù)字化處理也帶來了不利因素，豐富的雜散隨著主頻率一起輸出，使得降低雜散成為一個主要問題。圖3表示了DDS的雜散來源，主要有以下三個方面的因素：

（1）ξDA（n）是D/A變換器引入的誤差，它是由D/A變換器的非理想特性引起的。DAC的非理想特性有：差分、積分的非線性、D/A轉(zhuǎn)換過程中的尖峰電流、轉(zhuǎn)換速率受限等；

（2）ξT（n）是ROM存貯數(shù)據(jù)的有限字長引起的誤差。由于ROM存儲的位數(shù)是有限的D，所以幅值量化過程中將產(chǎn)生量化誤差ξT（n）；

（3）ξP（n）是相位舍位引起的誤差。在DDS中，一般相位累加器的位數(shù)L遠大于ROM的尋址位數(shù)W，因此累加器的輸出尋址ROM時，其L-W個低位就必須舍去，這樣就不可避免地產(chǎn)生相位誤差，稱為相位截斷誤差ξP(n)。該誤差是DDS輸出雜散的主要原因。

2 擴展DDS頻率上限的方法

根據(jù)前面的分析可以知道，DDS的輸出頻率較低以及雜散電平高，限制了它在寬帶、高穩(wěn)定、高純頻譜雷達信號中的應用。為了降低雜散，不能完全利用DDS相對帶寬很寬的優(yōu)點，只能選擇DDS中一段雜散軟低的有限帶寬，通過倍頻擴展其上限頻率。這就是為了獲寬帶信號波形采用DDS加倍頻的理由。

擴展帶寬的方法有很多，可以利用倍頻器直接倍頻，乘法器倍頻，利用鏡像抑制混頻器分取上、下邊帶，利用DDS正交輸出合成，DDS與混頻器組合，DDS與鎖相環(huán)組合，以及多路并行DDS的方法。本文采用的是DDS直接倍頻的方法，下面詳細介紹這種方法。

圖4是DDS直接倍頻的原理方框圖。來自型號為Stel-1175的DDS輸出的0～20MHz較小的信號經(jīng)前置放大后，通過后面的窄帶濾波器，經(jīng)過耦合電容加到第一級晶體管倍頻器，調(diào)整晶體管的直流工作點，使其工作在丙類工作狀態(tài)下，由于晶體管的非線性特性，在其信號輸出端產(chǎn)生多次諧波，再通過帶通濾波器來有效地提取輸入信號的二倍頻信號。通過這樣的四次二倍頻后輸出頻率為198～220MHz。由于帶通濾波器有大的衰減（插損-10dB），輸出信號很小，故在最后加了一級晶體管線性放大器，用以獲所需幅度的信號。

與許多倍頻方式相比，晶體管倍頻具有電路簡單、支態(tài)范圍大、增益高、雜散諧波電平低等優(yōu)點，故在DDS倍頻電路中采用了晶體管倍頻的方案。基本原理是利用了晶體管在丙類工作狀態(tài)下，導致輸入信號波形的失真，從而產(chǎn)生它的各次諧波分量，然后通過后級選頻回路來提取所需要的諧波分量。在DDS倍頻模塊的晶體管倍頻電路中，選用了2SC3358作為倍頻用的晶體管，它是一種低相噪、高可靠、高穩(wěn)定性的晶體管，具有較大的動態(tài)范圍。下面將扼要分析晶體管倍頻的工作原理。

二倍頻電路中各級電壓與電流關系如圖5所示。由于晶體管的非線性，在集電極產(chǎn)生基波的各次諧波，讓輸出回路諧振于二次諧波，因此Vc的頻率比基波信號頻率高一倍，同時，Vcmin與Vbmax仍在同一點相遇。瞬時集電極電壓與瞬時基極電壓的表達式可分別寫成：

vc=Vcc-Vcmcos2ωt (3)

vB=-VBB+Vbmcosωt (4)

為了比較，圖5中同時用虛線畫出作為放大器時的bc=Vcc-Vcmcosωt的曲線?？梢钥闯觯谟衖c流通的時間內(nèi)，倍頻器的集電極瞬時電壓上升速度比較快。因此，在同樣的Vcmin值的情況下，倍頻器的集電極損耗功率Pc比正常工作于基波頻率時大得多，亦即集電極效率ηc要低得多。為了避免Pc太大，應減小倍頻器的集電極電流通角θc，以減小Pc，提高ηc。

由于Vcmin相同，因此兩者的電壓利用系數(shù)ξ=Vcmn/Vcc也相。現(xiàn)在從相同的iCmax與rCmin這兩個條件出發(fā)，來比較倍頻器與放大器的輸出功率與效率：

Pon=1/2VcmIcmn=1/2(ξVcc)iCmaxan(θc) (5)

ηc=(Pon)/(Po)=[(1/2)VcmIcmn]/(VccIco)=(1/2)ξgn(θc) (6)

式中：gn=(Icmn)/(Ico)=[an(θc)]/[a0(θc)]

由式（5）可見，n次諧波倍頻器的輸出功率正比于n次諧波的分解系數(shù)an(θc)。由圖5可以知道：

θc=120° a1(θc)=0.536(最大) θc=60° a2(θc)=0.276(最大) （7）

因此為了倍頻器的輸出功率最大，在n=2時，θc應取60°左右。這時與θc=120°時的放大器輸出功率相比較有：

(Po2)/(Po1)=[a2(60) °]/[a1(120°)]=0.52≈1/2 (8)

由此可見，在采用最佳通值角的情況下，二次倍頻器的輸出功率只能約等于它作為放大器時的1/2。與此同時，由式（8）可以求出它的效率也隨著倍頻次數(shù)n的增而下降。

由以上的討論可以知道，隨著倍頻次數(shù)n的增加，它的輸出功率與效率下降。同時，n值越高，最佳的θc值越小。為了減小θc，就必須提高倍頻器的基極反向偏壓-VBB。VBB加大后，基極激勵電壓Vbm也必須加大。對于晶體管電路來說，增加激勵電壓與偏壓，就可能使發(fā)射結(jié)的反向偏壓超過擊穿電壓V（BR）EBO?；谝陨线@些原因，這種倍頻器的倍頻次數(shù)n通常不能超過3～4。因此，在DDS倍頻模塊中，倍頻次數(shù)選為2。

在完成方案和系統(tǒng)框圖的設計基礎上，進一步完成了整個DDS倍頻模塊方案設計和PCB圖的設計。在完成制板和系統(tǒng)的裝配后，進行了系統(tǒng)的調(diào)試，得到了最后的測試結(jié)果。測試結(jié)果如下：

輸入頻率范圍：12.375～13.75MHz

輸入功率范圍：-25～0dBm

輸出頻率范圍：198～220MHz

輸出功率范圍：+8.0～+11.0dBm/輸入功率為-9dBm時

雜散電平：≤-60dBc

諧波電平：≤-35dBc

相位噪聲：ε（1kHz）≤-90dBc/Hz；ε（10kHz）≤-100dBc/Hz

圖6、圖7給出用ADVANTEST R3465頻譜分析儀測出的幾個頻點的頻譜圖。

根據(jù)上述分析可以知道，當型號為Stel-1175的DDS輸出信號頻率為0～20MHz并且功率為-25～0dBm時，DDS倍頻模塊擴展的DDS上限頻率為198～220MHz，輸出功率為+8.0～+11.0dBm(典型輸入功率為-9dBm時)，雜散電平小于≤-60dBc，諧波電平小于≤-35dBc。由上面的指標可以知道，DDS倍頻模塊可以滿足通信、雷達、電子對抗、導航、遙測遙控、電子儀器儀表等領域的工程應用要求。

在電子對抗領域中，DDS倍頻模塊可作為跳頻保密通信系統(tǒng)和高穩(wěn)定、高純頻譜的雷達系統(tǒng)中的發(fā)射機激勵源和接收機的理想本振源，這樣可以提高跳頻速度和展寬跳頻范圍以提高跳頻通信系統(tǒng)和雷達系統(tǒng)的抗干擾能力。