SoC驗(yàn)證走出實(shí)驗(yàn)室良機(jī)已到

　　SoC驗(yàn)證超越了常規(guī)邏輯仿真，但用于加速SoC驗(yàn)證的廣泛應(yīng)用的三種備選方法不但面臨可靠性問題，而且難以進(jìn)行權(quán)衡。而且，最重要的問題還在于硬件加速訪問權(quán)限、時(shí)機(jī)及其穩(wěn)定性。

　　當(dāng)前，通常采用的三種硬件方法分別是FPGA原型驗(yàn)證、采用驗(yàn)證IP進(jìn)行的加速仿真以及內(nèi)電路仿真(ICE)。這些方法雖適用于某些情況，但對(duì)于那些面對(duì)不斷更新的多處理器、多協(xié)議且偏重于軟件的SoC驗(yàn)證團(tuán)隊(duì)來說，則存在明顯不足。

　　FPGA原型驗(yàn)證適用于那些運(yùn)行于不再進(jìn)行更新的已有硬件上的軟件，但卻不適用于仍在進(jìn)行大規(guī)模升級(jí)的硬件。其原因在于設(shè)計(jì)流程不同步：硬件完成后，軟件團(tuán)隊(duì)方可使用FPGA開發(fā)板，而且一旦出現(xiàn)問題，重新編譯耗時(shí)動(dòng)輒數(shù)以天計(jì)，絕非幾個(gè)小時(shí)便可完成。此外，試圖將有數(shù)百萬個(gè)門電路的SoC分解到幾個(gè)FPGA上無異于自討苦吃。因此，盡管FPGA原型驗(yàn)證看起來成本低廉，但對(duì)于仍在進(jìn)行硬件調(diào)試的SoC來說，這一過程耗時(shí)漫長(zhǎng)且充滿風(fēng)險(xiǎn)。這也正是在仿真市場(chǎng)的年增長(zhǎng)速度高達(dá)20%的同時(shí)，這一市場(chǎng)卻波瀾不興的原因。

　　加速仿真 — 采用深測(cè)試序列、代碼覆蓋、基于斷言的驗(yàn)證、錯(cuò)誤處理、協(xié)議檢查等方法 — 適用于需對(duì)新開發(fā)的無漏洞ASIC或基礎(chǔ)IP進(jìn)行驗(yàn)證的硬件開發(fā)人員。但是，在對(duì)由軟件驅(qū)動(dòng)且多個(gè)現(xiàn)有硬件模塊須同時(shí)工作的SoC進(jìn)行驗(yàn)證時(shí)，則需要一種整個(gè)軟件團(tuán)隊(duì)均可使用的驗(yàn)證方法。嵌入式處理器經(jīng)測(cè)試后方可加載軟件。

　　直至2012年，內(nèi)電路仿真(ICE)仍是進(jìn)行軟硬件協(xié)同驗(yàn)證的唯一方法，且在原型硬件可用前，需經(jīng)常對(duì)硬件進(jìn)行更改。ICE適用于規(guī)模相對(duì)較小的項(xiàng)目團(tuán)隊(duì)，團(tuán)隊(duì)成員集中于一處，對(duì)實(shí)驗(yàn)室享有個(gè)人完全控制權(quán)，設(shè)計(jì)所含硬件目標(biāo)接口數(shù)量有限。但由于需對(duì)運(yùn)行于與實(shí)驗(yàn)室內(nèi)仿真器相連接的外部硬件上的目標(biāo)外設(shè)或主機(jī)進(jìn)行建模，因此在適應(yīng)性、可靠性以及ROI等方面存在嚴(yán)重缺陷。

　　線纜以及外部硬件設(shè)備不但提高了復(fù)雜度，帶來了可靠性隱患，而且限定了仿真方式，因此實(shí)驗(yàn)室的設(shè)置成為瓶頸環(huán)節(jié)。在進(jìn)行內(nèi)電路仿真時(shí)，屬于不同項(xiàng)目組的多個(gè)遠(yuǎn)程軟硬件工程師團(tuán)隊(duì)同時(shí)進(jìn)行仿真的唯一方法是，在多個(gè)仿真器上運(yùn)行同一項(xiàng)目設(shè)置。這樣做不但成本高昂、能耗極大，而且不易于管理。

　　幸運(yùn)的是，目前已有第四種方法可用，即利用“虛擬實(shí)驗(yàn)室”仿真環(huán)境。虛擬實(shí)驗(yàn)室更適用于成員領(lǐng)域各異、挑戰(zhàn)錯(cuò)綜復(fù)雜，且面臨相同的SoC開發(fā)難題的大型團(tuán)隊(duì)。

　　由于虛擬仿真實(shí)驗(yàn)室具有可以向所有軟件工程師提供靈活仿真器、免去了由于布置線纜而造成的雜亂無章、不會(huì)因如RAID般的多個(gè)內(nèi)電路仿真裝置同時(shí)運(yùn)行而造成高能耗等優(yōu)點(diǎn)，因此為滿足SoC設(shè)計(jì)團(tuán)隊(duì)對(duì)虛擬仿真實(shí)驗(yàn)室的需求，這一新方法應(yīng)運(yùn)而生。很顯然，該解決方案需進(jìn)行多次軟件驗(yàn)證過程。

　　在10余年協(xié)同模型研究的基礎(chǔ)上，Mentor Graphics公司于2012年宣布，一種全新的仿真方法研發(fā)成功。該方法擺脫了對(duì)目標(biāo)外設(shè)的外部硬件設(shè)備運(yùn)行模型的依賴，取而代之的是，允許客戶將仿真器置于通用數(shù)據(jù)中心，并且僅需將其視為另一種計(jì)算資源。

　　采用這一全新仿真方法，設(shè)計(jì)師可以將其目標(biāo)協(xié)議與設(shè)計(jì)同時(shí)加載于仿真器，并通過個(gè)人電腦驅(qū)動(dòng)測(cè)試流程的軟件層，而真正的目標(biāo)操作系統(tǒng)、驅(qū)動(dòng)程序以及應(yīng)用程序則在一臺(tái)虛擬機(jī)上安全運(yùn)行。

　　與其他方法相比，當(dāng)軟硬件處于開發(fā)早期階段，且更改頻繁時(shí)，更適宜采用該虛擬實(shí)驗(yàn)室解決方案進(jìn)行SoC驗(yàn)證。對(duì)于所含門電路達(dá)數(shù)以百萬計(jì)的嵌入式處理器，多種外設(shè)，以及復(fù)雜軟件測(cè)試，虛擬實(shí)驗(yàn)室的靈活性和生產(chǎn)效率均得到大幅提高。

　　從功能上講，虛擬實(shí)驗(yàn)室和內(nèi)電路仿真器相同，但更多的測(cè)試流程在軟件中進(jìn)行?？赏ㄟ^個(gè)人電腦或工作站進(jìn)行控制，且提供了與ICE解決方案中所用模型相同的硬件精確模型，并有適當(dāng)?shù)念A(yù)驗(yàn)證IP可供工程師使用。協(xié)議RTL模型、軟件棧以及應(yīng)用程序可輕松地下載至仿真器，強(qiáng)化SoC驗(yàn)證流程。和ICE類似，軟件工程師可通過虛擬實(shí)驗(yàn)室訪問仍處于RTL階段的硬件設(shè)計(jì)，但方式更靈活，即無需通過繁冗設(shè)置，且無需在仿真器停機(jī)時(shí)間進(jìn)行。

　　對(duì)于硬件工程師來說，將仿真器從實(shí)驗(yàn)室移至數(shù)據(jù)中心，可避免因布線變動(dòng)、引腳損壞、可用引腳缺乏以及遠(yuǎn)程實(shí)驗(yàn)室工作人員對(duì)外部目標(biāo)硬件進(jìn)行倒線時(shí)的徹夜等待而導(dǎo)致的停機(jī)。有了虛擬實(shí)驗(yàn)室仿真，工程師的測(cè)試工作可不再依靠定制目標(biāo)板進(jìn)行。

　　對(duì)于軟件工程師來說，它則為在虛擬機(jī)上運(yùn)行真正的目標(biāo)操作系統(tǒng)提供了一個(gè)穩(wěn)定性更好、靈活性更強(qiáng)的環(huán)境。比如，代碼請(qǐng)求內(nèi)存不可用時(shí)，不會(huì)再出現(xiàn)硬件崩潰現(xiàn)象;電腦仍可正常工作，僅需虛擬機(jī)重新啟動(dòng)。

　　ROI亦隨著對(duì)仿真器的訪問而得到提高。在虛擬實(shí)驗(yàn)室環(huán)境下，仿真器被視作一臺(tái)服務(wù)器，可供多個(gè)團(tuán)隊(duì)、多個(gè)項(xiàng)目組，甚至處于不同地理位置的人員使用。它不再是一臺(tái)只可供少數(shù)特殊人群使用的昂貴設(shè)備。其目標(biāo)是，同時(shí)為同一企業(yè)的各個(gè)項(xiàng)目組的所有軟硬件及集成工程師提供一個(gè)永遠(yuǎn)在線的高度靈活的仿真環(huán)境。

　　通過同步工程實(shí)現(xiàn)ROI、質(zhì)量以及生產(chǎn)效率的提升已走過了漫長(zhǎng)歷程。通過將SoC驗(yàn)證移出實(shí)驗(yàn)室，虛擬實(shí)驗(yàn)室仿真創(chuàng)造的驗(yàn)證環(huán)境最終使得上述目標(biāo)成為現(xiàn)實(shí)。