關于ARM處理器的MVB 2類設備研究

　　列車需要傳輸大量的設備控制和旅客服務信息，隨著這些信息的數(shù)量和種類不斷地增長，迫切需要一種大容量，高速度的信息傳輸系統(tǒng)。為此，國際電工委員會(IEC)制定了一項用于規(guī)范車載設備數(shù)據(jù)通信的標準——IEC61375(列車通信網(wǎng)標準)，即TCN標準，該標準于1999年6月成為國際標準。目前國際上主要的TCN產品供應商是德國西門子和瑞士Duagon公司，國內的株洲電力機車研究所和大連北車集團電力牽引研究所等單位進行了大量的TCN相關研究工作并取得了豐碩的科研成果。

　　TCN標準推薦在機車上層使用絞線式列車總線WTB，在下層使用多功能車輛總線MVB。MVB總線和機車中的各種電氣設備相連，這些設備按性能可以分為5類，其中二類設備的主要特征是具有消息數(shù)據(jù)通信的功能。為了實現(xiàn)消息數(shù)據(jù)通信，需要在實時操作系統(tǒng)的支持下采用軟件編程，利用應用程序接口API等接口來調用網(wǎng)絡協(xié)議的各種功能，從而實現(xiàn)消息數(shù)據(jù)的通信。MVB 2類設備硬件核心采用ARM7內核微處理器NET+50作為主CPU實現(xiàn)系統(tǒng)的總體控制，采用MVBC01芯片作為MVB通信控制器實現(xiàn)鏈路層的數(shù)據(jù)處理，軟件核心采用嵌入式實時操作系統(tǒng)Nucleus Plus來實現(xiàn)任務管理、中斷管理等上層管理。

　　2 MVB 2類設備系統(tǒng)硬件設計

　　硬件系統(tǒng)設計主要包括應用處理器模塊、通信存儲器模塊、通信控制器模塊、存儲器模塊、PC104接口模塊、物理層接口模塊等幾部分的設計，其中核心模塊是ARM處理器和MVB通信控制器MVBC01。系統(tǒng)硬件設計框圖如圖1所示。

　　系統(tǒng)硬件各部分電路的功能和設計方法如下：

　　2.1 應用處理器模塊

　　應用處理器采用ARM核微處理器NET+50作為核心處理器。NET十50由Netsilicon公司生產，屬于ARM7系列。NET+50處理器包括一個ARM7TDMI核，32位內部總線，支持所有SRAM，SDRAM，F(xiàn)LASH，E2PROM，有40個可編程I／O接口引腳，16個輸入接口引腳，36個可編程中斷，2個完全獨立的HDLC／UART／SPI串行口以及完整的以太網(wǎng)控制器。

　　2.2 存儲器模塊

　　存儲器模塊為ARM處理器NET+50正常工作時提供所需的程序存貯空間，內存空間和數(shù)據(jù)存儲空間。NET+50集成了內存控制器模塊(Memory Controller Mod-ule)，為存儲設備提供無縫連接，系統(tǒng)通過配置內存控制器模塊的控制寄存器和片選CS控制寄存器來實現(xiàn)訪問相應存儲器的信號和邏輯。

　　本設計中選用大小為16 MB的高速SDRAM為系統(tǒng)提供內存服務，選用大小為512 kB的NVRAM為系統(tǒng)提供數(shù)據(jù)存儲空間，選用大小為4 MB的FLASH為系統(tǒng)提供程序存儲空間。使用ARM處理器的地址線、數(shù)據(jù)線以及相應的片選、讀／寫、時鐘線完成對存儲器的尋址。

　　2.3 通信控制器模塊

　　通信控制器MVBC是MVB總線上的新一代核心處理器，他獨立于物理層和功能設備，為在總線上的各個設備提供通訊接口和通訊服務，可通過配置應用在符合TCN標準的1，2，3，4類設備中。MVBC把來自于MVB總線的串行化信號轉換為并行的數(shù)據(jù)字節(jié)，也把需發(fā)送的字節(jié)交由串行化電路發(fā)送到傳輸介質上。MVBC可實現(xiàn)數(shù)據(jù)鏈路層以及一部分傳輸層的數(shù)據(jù)處理，并通過通訊存儲器來與上層軟件交互。

　　本系統(tǒng)中MVB通信控制器采用MVBC01 ASIC專用芯片，符合IEC61375-1國際標準。MVBC01專用芯片采用16位數(shù)據(jù)總線，提供了豐富的接口控制信號，簡化了與各種宿主CPU以及通信存儲器的接口設計，支持MVB協(xié)議中鏈路層及以下的功能。

　　2.4 通信存儲器模塊

　　通信存儲器地址空間保存MVBC01的所有數(shù)據(jù)和信息，既可以被MVBC01訪問又可以被ARM處理器訪問。本系統(tǒng)中采用兩片512 kB大小的SRAM cy62148擴展成1 MB的尋址空間。通信存儲器的尋址空間劃分為4部分，分別為Logical AddreSS Space(LA)，Device AddressSpace(DA)，Service Area(1 kB)和Miscellany。

　　通信存儲器分別通過數(shù)據(jù)線，地址線和ARM處理器以及MVBC01相連，從而實現(xiàn)數(shù)據(jù)交換和地址尋址，ARM處理器、MVBC01和通信存儲器的連接示意圖如圖2所示。