Verilog按鍵消抖的理解

按鍵在按下時會產(chǎn)生抖動，釋放時也會產(chǎn)生抖動，所以在設(shè)計鍵盤掃描程序時必須考慮按鍵的消抖，我們一般只考慮按下時的抖動，而放棄對釋放時抖動的消抖。抖動時間一般為20ms左右。按下的最終結(jié)果是低電平。

在單片機設(shè)計的的按鍵去抖思路是：檢測到按下時延時20ms，再檢測，如果狀態(tài)仍為按下，則確認是按下的；如果狀態(tài)為彈起的，則確認是干擾，無按鍵按下。

圖1 按鍵抖動特性

有一個概念要理一下，按鍵按下時會有抖動，也就是說我們其實只按一次，但是實際產(chǎn)生的“按下”卻是許多次的，這些許多次集中在這20ms里。我們按的只是一次，而實際卻產(chǎn)生了許多次，那么就必須濾除其他的次數(shù)。單片機為了得到真正的“按下”，通過延時20ms，把其他的“按下”（也就是抖動）給濾除了。然后再次判斷是否有按下，因為有的時候干擾很大。

而在FPGA中，基于下面的程序，理解如下：在這個程序里檢測按鍵是否按下的方法是脈沖邊沿檢法。而在單片機里是判斷是否為低電平的方法（那么在FPGA中可不可以也用這個方法呢？）第一次檢測到后，啟動20ms計數(shù)器，時間到后再檢測。這里的檢測方法跟脈沖邊沿檢測法有異曲同工之處，F(xiàn)PGA過20ms檢測按鍵是否按下，存儲檢測到的值，并且按位取反與前一個20ms檢測的值相與，得到一個值，如果為1，則判斷按鍵按下，否則則無按下。所以跟單片機按鍵掃描的原理是一樣的，不同的是檢測方法不一樣。
圖2 FPGA按鍵的理解示意圖

其中key_an寄存器的功能是檢測第一次的“按下”，是cnt的啟動標(biāo)志位。通過也能濾除干擾信號。

led_ctrl是確實有按鍵按下的信號，維持一個時鐘周期。

特權(quán)同學(xué)的Verilog鍵盤掃描程序

//說明：當(dāng)三個獨立按鍵的某一個被按下后，相應(yīng)的LED被點亮；

// 再次按下后，LED熄滅，按鍵控制LED亮滅

module sw_debounce(clk,rst_n,sw1_n,sw2_n,sw3_n,led_d1,led_d2,led_d3);input   clk; //主時鐘信號，50MHzinput   rst_n;     //復(fù)位信號，低有效input   sw1_n,sw2_n,sw3_n;      //三個獨立按鍵，低表示按下output  led_d1,led_d2,led_d3;     //發(fā)光二極管，分別由按鍵控制//----------------------------------reg[2:0] key_rst;  always @(posedge clk  or negedge rst_n)if (!rst_n) key_rst = 3'b111;else key_rst = {sw3_n,sw2_n,sw1_n};reg[2:0] key_rst_r;       //每個時鐘周期的上升沿將low_sw信號鎖存到low_sw_r中always @ ( posedge clk  or negedge rst_n )if (!rst_n) key_rst_r = 3'b111;else key_rst_r = key_rst;//當(dāng)寄存器key_rst由1變?yōu)?時，led_an的值變?yōu)楦?，維持一個時鐘周期 wire[2:0] key_an = key_rst_r  ( ~key_rst); //檢測到按下的第一次（cnt的啟動信號）//-------------------------------------------reg[19:0]  cnt;    //計數(shù)寄存器always @ (posedge clk  or negedge rst_n)if (!rst_n) cnt = 20'd0;      //異步復(fù)位else if(key_an) cnt =20'd0;else cnt = cnt + 1'b1;reg[2:0] low_sw;always @(posedge clk  or negedge rst_n)if (!rst_n) low_sw = 3'b111;else if (cnt == 20'hfffff)   

 //滿20ms，將按鍵值鎖存到寄存器low_sw中      cnt == 20'hffffflow_sw = {sw3_n,sw2_n,sw1_n};//-----------------------------------------------reg  [2:0] low_sw_r;       //每個時鐘周期的上升沿將low_sw信號鎖存到low_sw_r中always @ ( posedge clk  or negedge rst_n )if (!rst_n) low_sw_r = 3'b111;else low_sw_r = low_sw;//當(dāng)寄存器low_sw由1變?yōu)?時，led_ctrl的值變?yōu)楦?，維持一個時鐘周期 wire[2:0] led_ctrl = low_sw_r[2:0]  ( ~low_sw[2:0]);reg d1;reg d2;reg d3;always @ (posedge clk or negedge rst_n)if (!rst_n) begind1 = 1'b0;d2 = 1'b0;d3 = 1'b0;endelse begin          //某個按鍵值變化時，LED將做亮滅翻轉(zhuǎn)if ( led_ctrl[0] ) d1 = ~d1;    if ( led_ctrl[1] ) d2 = ~d2;if ( led_ctrl[2] ) d3 = ~d3;endassign led_d3 = d1 ? 1'b1 : 1'b0;           //LED翻轉(zhuǎn)輸出assign led_d2 = d2 ? 1'b1 : 1'b0;assign led_d1 = d3 ? 1'b1 : 1'b0;endmodule