片上網(wǎng)絡(luò)(NoC)技術(shù)發(fā)展現(xiàn)狀及趨勢(shì)淺析

　　再者，從通信帶寬的角度，隨著工藝的進(jìn)步，計(jì)算訪存比進(jìn)一步增大，意味著基于該結(jié)構(gòu)獲得接近峰值性能的應(yīng)用算法越少。這就引入了一系列問(wèn)題，如何讓眾多處理器核有足夠的數(shù)據(jù)可算？如何更充分地利用片上有限存儲(chǔ)空間實(shí)現(xiàn)核間共享，以避免片外訪存？如何充分利用有限訪存帶寬，盡量讓訪存通道優(yōu)先滿足處于關(guān)鍵路徑處理器核的訪問(wèn)請(qǐng)求？最近美國(guó)Sandia國(guó)家實(shí)驗(yàn)室提出在多核處理器芯片上堆疊存儲(chǔ)芯片，來(lái)解決帶寬增長(zhǎng)不足的問(wèn)題，這或許是一種可行的方案。

　　總而言之，片上存儲(chǔ)結(jié)構(gòu)已經(jīng)成為影響NoC性能的關(guān)鍵因素之一。

　　軟件并行化問(wèn)題

　　未來(lái)的基于多核的高性能處理芯片可能會(huì)遇到很多傳統(tǒng)的串行程序自動(dòng)并行化方法較難實(shí)施的應(yīng)用。如果不能有效地利用NoC片上并行處理資源，則并行計(jì)算的實(shí)際性能將會(huì)很低，因此如何通過(guò)有效的方法和模型，充分地利用NoC的眾多處理單元，并極大地降低應(yīng)用的開(kāi)發(fā)難度，便成為迫切需要解決的問(wèn)題。

　　與并行計(jì)算機(jī)發(fā)展過(guò)程中遇到的問(wèn)題相類似，NoC并行處理體系結(jié)構(gòu)所面臨的主要問(wèn)題是如何將應(yīng)用中蘊(yùn)含的不同層次、不同粒度的并行性有效地提取出來(lái)并映射到多核的并行硬件結(jié)構(gòu)上去。這一問(wèn)題的解決涉及包括程序設(shè)計(jì)模型、程序設(shè)計(jì)語(yǔ)言、編譯系統(tǒng)及硬件支撐等在內(nèi)的多個(gè)方面。

　　總體來(lái)說(shuō)，開(kāi)發(fā)并行程序可以有三種途徑，一是串行程序自動(dòng)并行化。這條路目前尚未走通，更為實(shí)際的目標(biāo)應(yīng)為人機(jī)交互的自動(dòng)并行化；二是設(shè)計(jì)全新的并行程序設(shè)計(jì)語(yǔ)言。這種方法的缺點(diǎn)是需要全部改寫(xiě)原有程序，對(duì)用戶來(lái)說(shuō)成本和風(fēng)險(xiǎn)也很高，且效率不能保證。但是，隨著多核的出現(xiàn)，若面向大眾推廣并行計(jì)算環(huán)境，就必須有一種新的容易被接受的程序設(shè)計(jì)語(yǔ)言。目前國(guó)際上正在研究的新興并行程序設(shè)計(jì)語(yǔ)言如IBM的X10、UPC（統(tǒng)一并行 C語(yǔ)言，C語(yǔ)言的擴(kuò)展）和Titanmin（Java的擴(kuò)展）等；第三條途徑就是串行語(yǔ)言加并行庫(kù)或偽注釋制導(dǎo)語(yǔ)句的擴(kuò)展，也即增加一個(gè)庫(kù)或一些新的制導(dǎo)語(yǔ)句來(lái)幫助進(jìn)行消息傳遞和并行。這正是MPI和OpenMP所采取的途徑，也是目前比較容易被接受且性能較高的途徑。但其程序開(kāi)發(fā)效率很低，難度也比較大[7]。

　　功耗管理問(wèn)題

　　雖然NoC有助于提高芯片的能效（Energy-Efficiency），但不能忽視，由于多核系統(tǒng)片上集成規(guī)模的大幅度增加，功耗問(wèn)題依然突出。如何在NoC設(shè)計(jì)中提高能效，對(duì)眾多計(jì)算資源進(jìn)行調(diào)度管理以最大限度降低功耗依然是NoC設(shè)計(jì)所面臨的重要問(wèn)題之一。

　　從體系結(jié)構(gòu)角度看，NoC主要包括處理器核、核間互連以及片上存儲(chǔ)三個(gè)主要部分。NoC的低功耗研究可以圍繞功耗評(píng)估，處理器核功耗優(yōu)化，片上網(wǎng)絡(luò)功耗優(yōu)化以及片上存儲(chǔ)功耗優(yōu)化這四個(gè)方面對(duì)各部分展開(kāi)，其中功耗評(píng)估是NoC低功耗設(shè)計(jì)的基礎(chǔ)。

　　功耗是導(dǎo)致包括NoC在內(nèi)的多核技術(shù)出現(xiàn)的重要誘因，也是片上多處理器設(shè)計(jì)的重要制約因素。對(duì)于NoC的不同設(shè)計(jì)模塊和設(shè)計(jì)層次，都存在行之有效的降低功耗的方法，而這些方法又可能是互相牽制，互相影響的。因此需要貫穿NoC體系結(jié)構(gòu)到電路工藝的各方面的豐富知識(shí)，才能在設(shè)計(jì)早期做出正確的多核架構(gòu)的選擇[8]。一般而言，從越高的設(shè)計(jì)抽象層次入手考慮低功耗設(shè)計(jì)問(wèn)題，則可獲得的降低功耗的效率就越大。

NoC發(fā)展趨勢(shì)

　　技術(shù)發(fā)展趨勢(shì)

　　·向?qū)哟位姾朔较虬l(fā)展

　　微軟公司2007年6月在美國(guó)西雅圖召開(kāi)了第一個(gè)以ManyCore（眾核）為主題的研討會(huì)（Workshop），標(biāo)志著眾核設(shè)計(jì)已經(jīng)成為技術(shù)發(fā)展的趨勢(shì)和學(xué)術(shù)研究的熱點(diǎn)。

　　集成電路設(shè)計(jì)總是想方設(shè)法把現(xiàn)有的各種電子電路乃至計(jì)算系統(tǒng)集成到單一芯片上，因此計(jì)算機(jī)體系結(jié)構(gòu)歷來(lái)是集成電路片上系統(tǒng)架構(gòu)的參考體系。超級(jí)計(jì)算機(jī)是最強(qiáng)大的計(jì)算機(jī)，充分參考超級(jí)計(jì)算機(jī)的體系結(jié)構(gòu)是設(shè)計(jì)多核處理器的基本思路。超級(jí)計(jì)算機(jī)體系架構(gòu)的基本特征就是小核大陣列和層次化管理。無(wú)論是世界排名第一的Roadrunner（122400個(gè)核），還是排名第二的BlueGene/L（212992個(gè)核），如圖3所示，都是采用高性能、層次化、可擴(kuò)展的巨大陣列，連接數(shù)目眾多的普通微處理器（小核）來(lái)保障最優(yōu)的性能。超級(jí)計(jì)算機(jī)告訴我們，小核大陣列和層次化管理必將成為眾核處理器的主流技術(shù)發(fā)展方向。

圖3 BlueGene/L的層次化陣列結(jié)構(gòu)

　　·向三維NoC方向發(fā)展

　　ITRS 2007年版闡述了More Moore（延伸摩爾定律）和More than Moore（超越摩爾定律）兩個(gè)概念，如圖4所示，其中延伸摩爾定律是按照等比例縮小繼續(xù)走微細(xì)化的道路，而超越摩爾定律追求的是功能多樣化，并指出下一代SoC（NoC）與SiP技術(shù)融合的發(fā)展趨勢(shì)。

圖4 ITRS 2007年版摩爾定律詮釋圖

　　正如ITRS所預(yù)測(cè)，在工藝技術(shù)發(fā)展和設(shè)計(jì)技術(shù)需求的雙重驅(qū)動(dòng)下，三維集成（又稱為系統(tǒng)級(jí)封裝，SiP）技術(shù)愈來(lái)愈受到學(xué)術(shù)界和工業(yè)界的關(guān)注和重視。NoC雖然克服了全局延遲過(guò)長(zhǎng)帶來(lái)的信號(hào)完整性及全局同步等一系列問(wèn)題，但并沒(méi)有在根本上解決縮短物理連線，減小信號(hào)時(shí)延的問(wèn)題。由于二維 NoC布局條件的限制，難以保證關(guān)鍵部件相鄰以縮短關(guān)鍵路徑長(zhǎng)度，而三維集成技術(shù)可把不同的器件層堆疊起來(lái)，不僅在真正意義上縮短了連線的長(zhǎng)度，并克服這種布局的限制。因此把NoC和三維集成這兩種設(shè)計(jì)技術(shù)融合起來(lái)的三維 NoC就顯得自然且引人。

　　三維NoC是在單個(gè)芯片上將資源節(jié)點(diǎn)（Resource）分布在不同的物理層上，并用三維立體架構(gòu)實(shí)現(xiàn)資源間的互連，以構(gòu)建高帶寬、低延時(shí)、低功耗的NoC系統(tǒng)。典型的三維Mesh結(jié)構(gòu)NoC如圖5所示。三維 NoC是一個(gè)嶄新的研究話題，近兩年才在國(guó)際上被提出（最早一篇相關(guān)研究論文于2005年公開(kāi)發(fā)表[9]）。目前從事該領(lǐng)域研究的學(xué)術(shù)機(jī)構(gòu)包括美國(guó)斯坦福大學(xué)、加州理工大學(xué)、賓州州立大學(xué)、華盛頓州立大學(xué)，瑞典皇家工學(xué)院、日本的Keio University，加拿大的不列顛哥倫比亞大學(xué)，以及Intel、Toshiba等大公司的研究中心?？梢?jiàn)，三維NoC已經(jīng)引起了國(guó)際上學(xué)術(shù)界和產(chǎn)業(yè)界的注意，很可能在未來(lái)幾年內(nèi)發(fā)展成為一個(gè)重要的研究領(lǐng)域，并得到廣泛的關(guān)注。

圖5 三維NoC示意圖

　　產(chǎn)業(yè)發(fā)展趨勢(shì)

　　多核技術(shù)在產(chǎn)業(yè)界已有廣泛應(yīng)用。從Intel、AMD、SUN、CISCO等國(guó)際老牌企業(yè)，到PicoChip（2000年成立）、Ambric（2003年成立）、Tilera（2004年成立）等新興公司，多核產(chǎn)品層出不窮；從超級(jí)計(jì)算機(jī)到PC機(jī)，從路由器等寬帶應(yīng)用到多媒體等嵌入式市場(chǎng)，多核產(chǎn)品逐漸廣為人知。

圖6 多核技術(shù)市場(chǎng)容量圖（來(lái)自VDC Research）

　　VDC Research于2007年發(fā)表了《多核計(jì)算的嵌入式應(yīng)用：全球市場(chǎng)機(jī)會(huì)與需求分析》。報(bào)告分析了多核技術(shù)從2006年到2011年的市場(chǎng)需求走勢(shì)，如圖6所示。圖中的縱軸是以2006年總值為單位1，其他年份與2006年相比多核產(chǎn)品市場(chǎng)總額的倍數(shù)關(guān)系。研究表明，多核技術(shù)到2011年，嵌入式應(yīng)用領(lǐng)域的市場(chǎng)總額將超過(guò)2007年的6倍，超過(guò)2006的44倍。如此快速的增長(zhǎng)速度決定了我國(guó)不應(yīng)該介入太晚，否則就只能再次走“產(chǎn)品跟蹤”的老路。

結(jié)語(yǔ)

　　包括NoC在內(nèi)的多核技術(shù)是通用處理器技術(shù)升級(jí)的大方向已成為業(yè)內(nèi)共識(shí)。多核技術(shù)是當(dāng)代集成電路設(shè)計(jì)的戰(zhàn)略性技術(shù)，它以很低的功率消耗、較強(qiáng)的并行處理以及優(yōu)異的計(jì)算性能，征服了人們對(duì)集成電路性能的追求，“成為業(yè)界的重要里程碑”（Intel總裁語(yǔ)）。

　　先進(jìn)的NoC結(jié)構(gòu)可以通過(guò)集成現(xiàn)有的百兆頻率核形成高性能多核處理器，大大降低了技術(shù)門(mén)檻，為中等設(shè)計(jì)公司帶來(lái)了機(jī)會(huì)，目前已有一批中等公司和新興公司在多核領(lǐng)域嶄露頭角，“國(guó)際寡頭”壟斷高性能處理器的格局正在發(fā)生變化。對(duì)我國(guó)現(xiàn)有設(shè)計(jì)能力而言，即使不能“一步登天”，但完全可以做到“所想即所得”，這亦為我國(guó)發(fā)展自主產(chǎn)權(quán)的高性能處理器產(chǎn)業(yè)提供了寶貴的契機(jī)。