一種通用數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案

　　基于NI公司的智能FPGA板卡以及圖形化編程軟件LabVIEW,本文提出了一種通用數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案。該方案中所設(shè)計(jì)的系統(tǒng)與傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)相比結(jié)構(gòu)簡單、開發(fā)周期短、可靠性高、實(shí)時(shí)性好，并且對(duì)于不同應(yīng)用場合，在FPGA邏輯單元足夠多的情況下可以很簡便地依據(jù)實(shí)際情況對(duì)其做相應(yīng)調(diào)整，具有較強(qiáng)的通用性。

　　0 引言

　　數(shù)據(jù)采集是信號(hào)分析和處理的重要環(huán)節(jié)，在導(dǎo)彈半實(shí)物仿真過程中快速可靠的實(shí)驗(yàn)數(shù)據(jù)為提高仿真精度發(fā)揮著重要的作用。傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)各種數(shù)字、模擬信號(hào)相互交織，相應(yīng)的外圍電路龐大，接口復(fù)雜，要占用較大的電路板空間，無法滿足系統(tǒng)的小型化要求，同時(shí)硬件成本也很高。當(dāng)系統(tǒng)性能指標(biāo)發(fā)生變化時(shí)，相應(yīng)的功能電路和與之對(duì)應(yīng)的隔離、濾波等電路以及相關(guān)程序都要改變。這種牽一發(fā)而動(dòng)全身的結(jié)構(gòu)導(dǎo)致系統(tǒng)的可擴(kuò)展性比較低，系統(tǒng)的通用性比較差。另一方面，早期數(shù)據(jù)采集系統(tǒng)多是基于復(fù)雜可編程邏輯器件(CPLD)設(shè)計(jì)的，數(shù)據(jù)的采樣速度和精度都不是很高。

　　隨著集成電路技術(shù)的發(fā)展，NI公司的FPGA板卡以其IO 引腳多、片內(nèi)資源豐富、結(jié)構(gòu)靈活、具有嵌入式控制器的特點(diǎn)獲得了越來越多的應(yīng)用，其納秒級(jí)的速度可以較大地提高數(shù)據(jù)采樣的速度和精度。因此，基于NI公司FPGA 板卡的數(shù)據(jù)采集系統(tǒng)和傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)相比更能實(shí)時(shí)、快速地監(jiān)測(cè)信號(hào)量的變化。而且該系統(tǒng)結(jié)構(gòu)簡單、開發(fā)周期短、可靠性高、實(shí)時(shí)性好，能夠完成導(dǎo)彈半實(shí)物仿真的數(shù)據(jù)采集任務(wù)，具有較強(qiáng)的通用性。

　　1 系統(tǒng)方案設(shè)計(jì)

　　設(shè)計(jì)該數(shù)據(jù)采集系統(tǒng)的主要目的是在導(dǎo)彈半實(shí)物仿真系統(tǒng)中采集導(dǎo)彈的舵信號(hào)，將其傳給上位機(jī)進(jìn)行運(yùn)算和仿真。該系統(tǒng)的可擴(kuò)展性比較好，可以靈活地適應(yīng)不同的應(yīng)用場合，具有較強(qiáng)的通用性。

　　系統(tǒng)結(jié)構(gòu)圖如圖1所示，系統(tǒng)實(shí)物圖如圖2所示，將具有數(shù)據(jù)采集功能和數(shù)據(jù)通信功能的前端接口電路板卡集成在一個(gè)機(jī)箱里面，連接在同一塊背板上由獨(dú)立電源統(tǒng)一供電。背板上的四個(gè)接口通過NI公司專用數(shù)據(jù)線和安裝在工控機(jī)里面的FPGA板卡相連接。通過FPGA板卡與LabVIEW 圖形化編程開發(fā)平臺(tái)，實(shí)現(xiàn)工控機(jī)與半實(shí)物硬件系統(tǒng)之間的數(shù)據(jù)采集和控制信號(hào)的傳輸。

　　NI 公司FPGA 板卡的I/O 端口從C0~C3 共分為四個(gè)接口，每個(gè)接口40個(gè)端口。通過LabVIEW平臺(tái)進(jìn)行設(shè)置可以方便地自由支配、定義任何一個(gè)端口的read/write功能，很好地解決了高速數(shù)據(jù)采集系統(tǒng)的控制問題。也可以由FPGA 板卡向前端接口電路提供統(tǒng)一的時(shí)鐘信號(hào)和命令字，使不同功能的電路板卡同步進(jìn)行數(shù)據(jù)操作。

　　由碼盤、旋轉(zhuǎn)變壓器/自整角機(jī)等傳感器測(cè)量到的舵偏角信息輸入系統(tǒng)之后，按照相應(yīng)的功能需要接入不同的前端接口板卡進(jìn)行光耦隔離或者經(jīng)過濾波、放大等處理，經(jīng)由機(jī)箱背板電路到達(dá)FPGA 端口。通過FPGA分析和處理的信號(hào)之后再被傳入上位機(jī)中進(jìn)行存儲(chǔ)、分析、計(jì)算、顯示等處理。

　　在FPGA的邏輯單元足夠的情況下，對(duì)于不同的應(yīng)用場合可以很簡便地通過增刪不同功能的前端接口電路板實(shí)現(xiàn)相應(yīng)的使用要求，從而不會(huì)對(duì)系統(tǒng)的其他部分產(chǎn)生影響。因此，該系統(tǒng)的可擴(kuò)展性比較好，可以靈活地適應(yīng)不同的應(yīng)用場合，具有較強(qiáng)的通用性。