一種通用數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案

　　2 硬件設(shè)計(jì)

　　以前端接口板a的實(shí)現(xiàn)為例，其主要構(gòu)成為16位的D/A轉(zhuǎn)換器DAC7731模塊、14位A/D轉(zhuǎn)換器TLC3574模塊及其他輔助電路。

　　2.1 D/A轉(zhuǎn)換電路

　　DAC7731 為16 位的數(shù)字模擬轉(zhuǎn)換芯片，其內(nèi)部提供+10 V 的參考電壓。將其模擬量輸出通過引腳設(shè)置為-10~+10 V 的電壓范圍。DAC7731 具有帶雙緩沖的標(biāo)準(zhǔn)三線SPI串行接口，允許模擬輸出的異步更新。如圖3 所示，它還有一個(gè)串行數(shù)據(jù)輸出線以實(shí)現(xiàn)多片DAC7731的鏈接。系統(tǒng)工作時(shí)由LabVIEW圖形化編程開發(fā)平臺(tái)通過FPGA生成和發(fā)送DAC7731芯片的SPI接口和時(shí)序控制信號(hào)，通過SDI信號(hào)依次將需要轉(zhuǎn)換的數(shù)據(jù)以從最后一片到第一片的順序發(fā)送給每片DAC7731，之后通過C-S 和LADC 信號(hào)實(shí)現(xiàn)多片DAC7731的同步轉(zhuǎn)換輸出。

　　2.2 A/D轉(zhuǎn)換電路

　　綜合考慮系統(tǒng)的分辨率、通道數(shù)、采樣率、采樣范圍和接口等要求，系統(tǒng)的ADC 選用TI公司的14位8通道高性能逐次逼近型模數(shù)轉(zhuǎn)換器TLC3574.該器件工作頻率高達(dá)25 MHz，采用偽差分的模擬輸入電路，將采樣信號(hào)的動(dòng)態(tài)范圍擴(kuò)展為±10 V，其內(nèi)含的采樣和保持功能使得外圍電路大為簡(jiǎn)化。在輸出接口上，該器件采用SPI/DSP兼容的串行接口方式，從而極大地減少了接口的連線數(shù)量。A/D 轉(zhuǎn)換電路原理如圖4 所示，由FPGA生成TLC3574的SPI接口和時(shí)序信號(hào)，控制其將外部的模擬信號(hào)轉(zhuǎn)換后輸入到FPGA，進(jìn)行相應(yīng)的計(jì)算和處理。由于TLC3574 片內(nèi)沒有電壓基準(zhǔn)，可選用TI 公司的三端可調(diào)分流基準(zhǔn)源TL431組成外圍電路為其提供一個(gè)高精度的4 V電壓基準(zhǔn)。

　　考慮到信號(hào)的阻抗匹配需要，ADC 的輸入前端需要有一個(gè)緩沖運(yùn)放，其性能必須與ADC的性能相匹配，否則會(huì)影響和限制ADC的性能。在數(shù)據(jù)采集過程中如果信號(hào)的變化幅度比較大，則需要根據(jù)信號(hào)的變化相應(yīng)調(diào)整放大器的增益。否則，單一的增益放大會(huì)使得放大后的信號(hào)幅值很有可能超過ADC的轉(zhuǎn)換量程。這里所采集的信號(hào)其變化幅度不是很大，采用TI公司高轉(zhuǎn)換率的輸入端運(yùn)算放大器TL084就可以滿足系統(tǒng)的使用要求。

　　2.3 數(shù)字量輸入/輸出設(shè)計(jì)

　　直接將通用背板的FPGA端口引到前端接口板，根據(jù)測(cè)試對(duì)象的接口電路，如27 V/開、地/開等形式，選擇繼電器、OC門、光耦隔離等方式，實(shí)現(xiàn)數(shù)字量的輸入和輸出。

　　2.4 串口電路設(shè)計(jì)

　　由于FPGA板卡具有便利的輸入輸出控制功能，利用FPGA 板卡可以很方便的通過連接不同的接口芯片選擇相應(yīng)的串口模式。MAX490是低功耗收發(fā)器，用于RS 485 與RS 422通信。它具有一個(gè)驅(qū)動(dòng)器和一個(gè)接收器，驅(qū)動(dòng)器擺率不受限制，可以實(shí)現(xiàn)最高2.5 Mb/s的傳輸速率。驅(qū)動(dòng)器具有短路電流限制，并可以通過熱關(guān)斷電路將驅(qū)動(dòng)器輸出置為高阻狀態(tài)，防止過度的功率損耗。接收器輸入具有失效保護(hù)特性，當(dāng)輸入開路時(shí)，可以確保邏輯高電平輸出。如圖5所示，通過連接低功耗收發(fā)器MAX490可以實(shí)現(xiàn)RS 422通信，而改接SP3223芯片后就可以實(shí)現(xiàn)RS 232通信，區(qū)別只是在于FPGA中建立的UART邏輯模塊有所不同，進(jìn)一步顯示了系統(tǒng)良好的通用性。