基于FPGA的幀同步系統(tǒng)設(shè)計(jì)方案

　　2 幀同步系統(tǒng)的VHDL設(shè)計(jì)與仿真

　　2.1 總體結(jié)構(gòu)設(shè)計(jì)

　　根據(jù)實(shí)例需求，幀同步碼組長(zhǎng)度(LenCode)、幀同步碼組(FrameCode)、容錯(cuò)位數(shù) (ErrorNum)、幀長(zhǎng)(Len-Frame)、校核態(tài)校核幀數(shù)(CheckNum)以及同步態(tài)校核幀數(shù)(SyncNum)均以常量的形式設(shè)置，便于 VHDL程序中修改同步參數(shù)。系統(tǒng)數(shù)據(jù)速率及時(shí)鐘頻率為50 MHz.

　　根據(jù)圖2所示的結(jié)構(gòu)，很容易想到采用狀態(tài)機(jī)的設(shè)計(jì)方法來(lái)實(shí)現(xiàn)同步系統(tǒng)。不論是采用狀態(tài)機(jī)方式，或原 理圖方式進(jìn)行VHDL程序設(shè)計(jì)，最終均可以轉(zhuǎn)換成VHDL代碼的形式。顯然，直接采用編寫(xiě)VHDL代碼的形式，更利于程序的修改及升級(jí)維護(hù)。因此，本文完 全采用代碼編寫(xiě)方式來(lái)進(jìn)行程序設(shè)計(jì)。

　　圖2是一個(gè)典型的狀態(tài)轉(zhuǎn)移圖，可以將轉(zhuǎn)移條件看作狀態(tài)之間的信號(hào)接口。 整個(gè)幀同步系統(tǒng)可以劃分為搜索狀態(tài)模塊(Search)、校核狀態(tài)模塊(Check)及同步狀態(tài)模塊(Sync)。除了上電后啟動(dòng)搜索狀態(tài)之外，當(dāng)校核未 通過(guò)(CheckNum 幀內(nèi)有一個(gè)校核幀未同步)或同步態(tài)失鎖(連續(xù)SyncNum 幀未同步)時(shí)也需啟動(dòng)搜索狀態(tài)，因此搜索狀態(tài)的啟動(dòng)信號(hào)有復(fù)位信號(hào)(rst)、校核態(tài)重搜索信號(hào)(Research_check)和同步態(tài)重搜索信號(hào) (Research_sync);校核態(tài)的啟動(dòng)信號(hào)僅來(lái)自于搜索態(tài)(search_over)，即只有當(dāng)搜索到幀同步碼后才能轉(zhuǎn)入校核態(tài)，如果校核通過(guò)則 送出校核完成信號(hào)(check_over)，校核未通過(guò)則送出重新搜索信號(hào)(Research_check);同步態(tài)的啟動(dòng)信號(hào)僅來(lái)自于校核態(tài) (check_over)，只有校核通過(guò)后才能進(jìn)入同步狀態(tài)。進(jìn)入同步態(tài)后，持續(xù)對(duì)同步碼組進(jìn)行檢測(cè)，當(dāng)檢測(cè)到重新失鎖后送出 Research_sync，重新啟動(dòng)搜索狀態(tài)。圖3為幀同步系統(tǒng)頂層VHDL程序文件采用Synplify Pro綜合后的RTL原理圖。

　　2.2 搜索模塊的VHDL設(shè)計(jì)與仿真

　　搜索模塊的對(duì)外接口如圖3所示。其中，CLK_BitSync及Data_in分別為位同步時(shí)鐘信 號(hào)和輸入數(shù)據(jù);Data_out為經(jīng)2個(gè)時(shí)鐘周期延時(shí)后的比特流數(shù)據(jù)。對(duì)輸入數(shù)據(jù)的延時(shí)處理，是為了補(bǔ)償產(chǎn)生search_over 時(shí)的處理時(shí)延，以便于脈沖信號(hào)search_over 與最后一位幀同步碼對(duì)齊。

　　搜索輸入比特流中的幀同步碼組，首先需要將輸入數(shù)據(jù)送入移位寄存器(Regdin)中，而后將 Regdin中的數(shù)據(jù)與幀同步碼組相比即可。程序中將多路啟動(dòng)信號(hào)(rst、Research_check、Research_sync)取或后，作為異 步復(fù)位信號(hào)，用于啟動(dòng)一次搜索過(guò)程。搜索過(guò)程中，采用for循環(huán)對(duì)寄存器Regdin 與同步碼組進(jìn)行比較，通過(guò)逐位比較，每發(fā)現(xiàn)1 b不相同，則計(jì)數(shù)加1，計(jì)算出兩者之間的漢明距離。計(jì)算完漢明距離后，判斷是否大于容錯(cuò)門限ErrorNum，如大于容錯(cuò)門限則繼續(xù)搜索，否則輸出同步脈 沖search_over，并停止搜索。

　　圖4為搜索模塊的Modelsim仿真波形。其中，幀同步碼長(zhǎng)度LenCode=7， 幀同步碼FrameCode=“1011000”，容錯(cuò)門限ErrorNum=1.可以看出，復(fù)位后首先搜索到一次幀同步碼組;當(dāng) Research_check為高電平，啟動(dòng)另一次搜索過(guò)程，比特流中搜索到“1001000(ErrorNum=1)”時(shí)，此時(shí)容錯(cuò)位數(shù)設(shè)置為1，因此 輸出同脈沖search_over，并停止搜索過(guò)程，即使后續(xù)比特流中出現(xiàn)了“1011001(ErrorNum=1)”，仍然不輸出同步脈沖。

　　2.3 校核模塊的VHDL設(shè)計(jì)與仿真

　　為便于程序編寫(xiě)，校核模塊主要由Check_Ce 進(jìn)程和Checking 進(jìn)程組成。Check_Ce 進(jìn)程用于檢測(cè)search_over信號(hào)，檢測(cè)到信號(hào)出現(xiàn)高電平后，產(chǎn)生長(zhǎng)度為CheckNum 幀數(shù)據(jù)的高電平允許信號(hào)CheckCe，并通過(guò)計(jì)數(shù)器Number 來(lái)標(biāo)識(shí)每幀中數(shù)據(jù)及同步碼組的位置。產(chǎn)生了CheckCe及Number信號(hào)后，Checking進(jìn)程只需在CheckCe信號(hào)為高電平的范圍內(nèi)對(duì)同步碼 組進(jìn)行校核即可。校核完成后，需要使check_over(連續(xù)CheckNum幀均同步)或research_check(CheckNum幀內(nèi)有一幀 未同步)信號(hào)產(chǎn)生一個(gè)高電平脈沖。幀校核的方法與搜索同步碼組的方法類似，即通過(guò)漢明距離來(lái)判斷是否同步。將校核態(tài)分成Check_Ce進(jìn)程和 Checking進(jìn)程來(lái)分別進(jìn)行實(shí)現(xiàn)，則每個(gè)進(jìn)程的功能劃分更為簡(jiǎn)單，編程實(shí)現(xiàn)時(shí)也相對(duì)容易得多。