<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 從4004到core i7——處理器的進(jìn)化史-CPU構(gòu)成零件-5

          從4004到core i7——處理器的進(jìn)化史-CPU構(gòu)成零件-5

          作者: 時(shí)間:2014-02-19 來(lái)源:摘自《果殼小組》網(wǎng) 收藏

            前面我說(shuō)過(guò),要順帶介紹一下除了之外的邏輯電路。所以下面我們看一看都有哪些選擇,以及各自的利弊吧。

          本文引用地址:http://www.ex-cimer.com/article/221767.htm

            1.偽邏輯(pseudo logic)

            這種電路中,一個(gè)總是導(dǎo)通的代替了中的PUN。

            Pros:

            1.速度快。前面講過(guò),R與C的乘積決定了IC整體的速度。如果我們干掉PUN自然就減小了C,提高了速度。

            2.管子少。一目了然。這個(gè)優(yōu)點(diǎn)在追求面積最小的時(shí)候很有用。

            Cons:

            1.電壓傳輸特性不理想,比例相關(guān)的邏輯。這里的的作用就相當(dāng)于漏極開(kāi)路輸出中的上拉電阻,有它在,輸出的下拉就沒(méi)辦法到0了。另外,偽的電壓傳輸特性曲線見(jiàn)下圖,由于PDN中的管子在大部分區(qū)域都工作在放大狀態(tài)所以曲線比較平緩,導(dǎo)致其噪聲容限很小。

            2.有靜態(tài)功耗。這就很明顯了吧,當(dāng)PDN接通的時(shí)候電流總是需要從管子上流過(guò)。

            偽NMOS的最著名的例子就是intel 4004。不過(guò)intel可是是迫不得已,因?yàn)楫?dāng)時(shí)PMOS器件還不成熟呢......

            那有沒(méi)有偽PMOS邏輯呢?答案是一般不這么設(shè)計(jì),因?yàn)镹MOS器件的等效電阻總是比相同參數(shù)的PMOS小一些,能提供更好的低電平輸出(相對(duì)于偽PMOS邏輯的高電平輸出)。

            2.邏輯(transmission gate logic)

            所謂是指下面接法的一對(duì)NMOS和PMOS


          上一頁(yè) 1 2 3 下一頁(yè)

          關(guān)鍵詞: CMOS PMOS 傳輸門(mén) NMOS CPU

          評(píng)論


          相關(guān)推薦

          技術(shù)專(zhuān)區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();