<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 光電顯示 > 設(shè)計(jì)應(yīng)用 > FPGA為設(shè)計(jì)平臺(tái)的全彩led顯示屏設(shè)計(jì)方案

          FPGA為設(shè)計(jì)平臺(tái)的全彩led顯示屏設(shè)計(jì)方案

          作者: 時(shí)間:2013-09-01 來源:網(wǎng)絡(luò) 收藏
          數(shù)器來進(jìn)行計(jì)時(shí)控制的。

            表2  逐位點(diǎn)亮控制中各位數(shù)據(jù)點(diǎn)亮?xí)r間分配表
          FPGA為設(shè)計(jì)平臺(tái)的全彩led顯示屏設(shè)計(jì)方案
          設(shè)使用串行方式更新整場(chǎng)視頻圖像一位數(shù)據(jù)所需要的時(shí)間為Ts ,如果Ts 滿足:
          FPGA為設(shè)計(jì)平臺(tái)的全彩led顯示屏設(shè)計(jì)方案

            則完成一次串行數(shù)據(jù)更新所需要的時(shí)間在Dn - 1位所需要的點(diǎn)亮?xí)r間和Dn 位的點(diǎn)亮?xí)r間之間,這個(gè)時(shí)間也許小于一個(gè)時(shí)間t。由于串行數(shù)據(jù)更新時(shí)間和點(diǎn)亮?xí)r間可以部分重疊,設(shè)屏幕的刷新率(即顯示數(shù)據(jù)幀從顯示緩存讀出進(jìn)行屏幕顯示更新的頻率) 為f r ,可以得到式(3) 。
          FPGA為設(shè)計(jì)平臺(tái)的全彩led顯示屏設(shè)計(jì)方案

            當(dāng)串行時(shí)鐘頻率和屏體參數(shù)確定, Ts 便可計(jì)算出來。此時(shí),如果設(shè)定了屏幕的刷新率,結(jié)合式(2) 和式(3) ,對(duì)n 從0~9 進(jìn)行窮舉計(jì)算,可以得到同時(shí)滿足兩式條件的n 值,同時(shí)可以確定單位時(shí)間t 的值。由此得到的t 值,通過 進(jìn)行定時(shí)控制,便可實(shí)現(xiàn)一定刷新率的全彩灰度控制。

            這里L(fēng)ED 的發(fā)光效率可以用式(4) 表示。
          FPGA為設(shè)計(jì)平臺(tái)的全彩led顯示屏設(shè)計(jì)方案 從式(3) 可知,當(dāng)串行移位時(shí)鐘頻率一定,即Ts 確定的情況下,刷新率f r 與單位時(shí)間t 成反比。而式(4) 表明,發(fā)光效率η和單位時(shí)間t 成正比??梢?,刷新率和發(fā)光效率成反比關(guān)系,提高刷新率的同時(shí)必然要犧牲發(fā)光效率。因此,采用上述掃描方式,設(shè)計(jì)者可以根據(jù)實(shí)際應(yīng)用環(huán)境和客戶的要求在刷新率和發(fā)光效率兩者之間進(jìn)行適當(dāng)?shù)恼{(diào)整。

            如果要求系統(tǒng)的全彩灰度控制符合“19 場(chǎng)原理”的顯示效果,則由表2 可得表3 所示的關(guān)斷時(shí)間t0 ~t9 的值。結(jié)合表3 中t0 ~ t9 的值,對(duì)表2中總時(shí)間各項(xiàng)進(jìn)行求和,便可得總時(shí)間為Ta =1 152t ,根據(jù)1 152t = 1/ f r 可得到t 值。

            表3 逐位點(diǎn)亮控制中符合“19 場(chǎng)掃描”時(shí)各位數(shù)據(jù)關(guān)斷時(shí)間分配表在系統(tǒng)設(shè)計(jì)中,掃描板每個(gè)輸出端口分別控制16 ×48 分辨率的靜態(tài)顯示屏模塊,紅、綠、藍(lán)三色顯示數(shù)據(jù)采用3 根數(shù)據(jù)線分別輸出,串行移位時(shí)鐘頻率為6. 25 MHz ,顯示屏刷新頻率設(shè)計(jì)要求為120 Hz ,利用以上的結(jié)論可得:

            Ts = 16×48×16125×106 s = 122188μs然后進(jìn)行窮舉計(jì)算,如表4 所示,可以得到單位時(shí)間t 的值為7. 780μs。

            表4 對(duì)n 進(jìn)行窮舉計(jì)得到單位時(shí)間t 的值根據(jù)式(4) ,可計(jì)算得到發(fā)光效率η = 1023tf r = 1023 ×71780 ×10- 6 s ×120Hz = 9515 %

            3、 電路設(shè)計(jì)

            視頻圖像信號(hào)頻率高、數(shù)據(jù)量大,要求實(shí)時(shí)處理,加之全彩大屏幕LED 控制器實(shí)現(xiàn)的數(shù)字邏輯相當(dāng)復(fù)雜,采用CPLD/ 設(shè)計(jì)控制電路,可以簡(jiǎn)化系統(tǒng)結(jié)構(gòu),便于調(diào)試。本文設(shè)計(jì)的掃描控制器應(yīng)用于大屏幕全彩LED 脫機(jī)視頻播放系統(tǒng)中。其中涉及到視頻信號(hào)的存儲(chǔ)和讀取、視頻數(shù)據(jù)的傳輸和接收、灰度顯示控制電路、LED 點(diǎn)陣顯示驅(qū)動(dòng)電路等。本文主要對(duì)灰度顯示控制電路進(jìn)行討論,控制對(duì)象為以紅、綠、藍(lán)三色LED 組成的全彩靜態(tài)顯示屏。實(shí)現(xiàn)灰度顯示控制器的FPGA 內(nèi)部電路結(jié)構(gòu)如圖1 所示。

          FPGA為設(shè)計(jì)平臺(tái)的全彩led顯示屏設(shè)計(jì)方案

            在LED 顯示屏掃描控制電路中,F(xiàn)PGA 是其中最主要的邏輯控制器件,主要實(shí)現(xiàn)視頻數(shù)據(jù)接收、非線性灰度校正和掃描信號(hào)產(chǎn)生功能。FP2GA 內(nèi)部各個(gè)電路模塊相互協(xié)調(diào)運(yùn)作,將數(shù)據(jù)輸入和顯示輸出連接起來,實(shí)現(xiàn)L ED 顯示屏的全彩視頻播放。

          關(guān)鍵詞: FPGA led顯示屏

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();