<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于CPLD/FPGA的半整數分頻器的設計實例

          基于CPLD/FPGA的半整數分頻器的設計實例

          作者: 時間:2011-05-27 來源:網絡 收藏

            4 設計

            現(xiàn)通過設計一個分頻系數為2.5的分頻器給出用設計的一般方法。該2.5分頻器由模3計數器、異或門和D觸發(fā)器組成。

          2

          圖3 2.5分頻器電路原理圖

            4.1 模3計數器

            該計數器可產生一個分頻系數為3的分頻器,并產生一個默認的邏輯符號COUNTER3。其輸入端口為RESET、EN和CLK;輸出端口為QA和QB。下面給出模3計數器VHDL描述代碼:

          程序

            任意模數的計數器與模3計數器的描述結構完全相同,所不同的僅僅是計數器的狀態(tài)數。上面的程序經編譯、時序模擬后,在MAX+PLUSII可得到如圖2所示的仿真波形。

          分頻器相關文章:分頻器原理


          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();