一種基于FPGA的誘發(fā)電位儀系統(tǒng)研究與設計

　　O 引言

　　誘發(fā)電位是指對神經(jīng)系統(tǒng)某一特定部位給予特定刺激后在大腦皮層所產(chǎn)生的特定電活動，對于神經(jīng)系統(tǒng)功能性異常的疾病有獨特的檢測診斷能力，也是大腦認知和腦機接口研究常用的技術手段。誘發(fā)電位儀通常包括視覺誘發(fā)電位、聽覺誘發(fā)電位和體感誘發(fā)電位三種檢測功能，其硬件系統(tǒng)核心組成部分包括：刺激信號源、腦電信號放大和數(shù)據(jù)采集。刺激信號源包括視覺刺激信號(如棋盤格、黑白閃光等)、聽覺刺激信號和神經(jīng)刺激信號，一般采用分離設計。

　　腦電信號數(shù)據(jù)采集一般包括模／數(shù)轉(zhuǎn)換、數(shù)據(jù)預處理和數(shù)據(jù)傳輸?shù)炔糠?，而模／?shù)轉(zhuǎn)換芯片和主控微處理器芯片的選擇主導了整個數(shù)據(jù)采集系統(tǒng)的性能。在目前的采集系統(tǒng)中，基于單片機的中低端控制芯片功能較弱，逐漸被DSP和ARM或增強型單片機所取代。DSP芯片采用哈佛結構的流水線工作方式，能實現(xiàn)復雜信號處理算法，如文獻采用DSP實現(xiàn)復雜的腦電信號采集系統(tǒng)；而ARM適合做事務處理或者中低端應用，如文獻中通過ARM處理器建立操作系統(tǒng)實現(xiàn)任務調(diào)度。盡管采用DSP和ARM芯片可使系統(tǒng)的運算能力和管理事務的能力得到很大增強，但是構成完整的數(shù)據(jù)采集系統(tǒng)通常還需要外部邏輯控制器件，尤其不能將數(shù)據(jù)采集和刺激信號源在單片上集成實現(xiàn)。

　　由于現(xiàn)代電子技術的飛速發(fā)展，可編程邏輯芯片FPGA的集成度越來越高，受到很多廠家和研究機構的關注，利用它的可編程性和可擴展，可將絕大部分的功能集成到FPGA芯片中。如文獻采用FPGA實現(xiàn)了腦電信號采集；文獻則將盲分離算法ICA在FPGA上實現(xiàn)，能同時對腦電信號進行采集和獨立分量分解。

　　本文針對誘發(fā)電位儀的硬件系統(tǒng)設計，提出將信號采集控制、處理、傳輸、刺激信號產(chǎn)生等功能集成在一塊FPGA芯片上的設計方案，并結合ADSl258模／數(shù)轉(zhuǎn)換芯片，使得系統(tǒng)具有16通道，每個通道24位采樣精度和400 kHz采樣率的高性能，而且電路結構簡單。

　　1 系統(tǒng)總體設計

　　本文提出的誘發(fā)電位儀包括了刺激信號源、數(shù)據(jù)采集和數(shù)據(jù)傳輸三大部分。其中核心控制芯片采用Altera公司的FPGA，產(chǎn)生刺激誘發(fā)信號源包括聽覺刺激、神經(jīng)傳導刺激和視覺誘發(fā)刺激，以及實現(xiàn)對外圍電路如A／D，USB等模塊的控制并在芯片內(nèi)部集成濾波算法模塊；數(shù)據(jù)采集采用高精度多通道的模／數(shù)轉(zhuǎn)換芯片ADSl258將通過放大器放大后的誘發(fā)電位信號進行模／數(shù)轉(zhuǎn)換并輸入FPGA內(nèi)進行前置處理；數(shù)據(jù)傳輸通

　　過USB控制器Cypress 68013A將誘發(fā)電位數(shù)據(jù)傳輸至PC上位機，由上位機應用程序?qū)崿F(xiàn)誘發(fā)腦電信號的后期處理、顯示、存儲等功能。系統(tǒng)總體框圖見圖1。