一種基于FPGA的誘發(fā)電位儀系統(tǒng)研究與設(shè)計

　　2 FPGA軟件模塊設(shè)計

　　2．1 FPGA的優(yōu)勢

　　FPGA即現(xiàn)場可編程門陣列，是在CPLD的基礎(chǔ)上發(fā)展起來的新型高性能可編程邏輯器件，它既繼承了ASIC的大規(guī)模、高集成度、高可靠性的優(yōu)點，又克服了普通ASIC設(shè)計周期長、投資大、靈活性差的缺點，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計的理想選擇。不同于傳統(tǒng)的誘發(fā)電位儀設(shè)計，本文將大部分分立元件實現(xiàn)的功能集成到了FPGA芯片中，實現(xiàn)多種刺激模式和濾波模塊以及實現(xiàn)對外圍器件的控制，不僅提高了集成度使儀器小型化、便攜化成為可能，而且片內(nèi)模塊可反復(fù)修改，提高了設(shè)計開發(fā)效率降低了成本，也可以方便地實現(xiàn)各模塊之間的同步。

　　2．2 軟件模塊整體設(shè)計

　　本設(shè)計中，F(xiàn)PGA芯片軟件模塊包括了誘發(fā)電位刺激模塊、信號傳輸控制模塊和數(shù)字信號處理模塊三大部分；由共同的同步信號協(xié)同合作，完成誘發(fā)電位儀的誘發(fā)刺激、信號的傳輸、數(shù)字濾波等核心控制處理功能。FPGA內(nèi)軟件模塊框圖如圖2所示。

　　2．3 誘發(fā)電位刺激模塊

　　在FPGA芯片中設(shè)計了誘發(fā)電位刺激模塊，主要功能包括：聽覺誘發(fā)電位刺激、神經(jīng)傳導(dǎo)刺激和視覺誘發(fā)電位刺激。刺激信號主要由脈沖信號進(jìn)行控制，通過 FPGA芯片可以直接輸出脈沖信號和VGA控制信號。聽覺誘發(fā)刺激信號和神經(jīng)傳導(dǎo)刺激信號可由FPGA輸出的脈沖信號經(jīng)功率放大后產(chǎn)生，在此聽覺誘發(fā)電位刺激信號為雙通道，一路信號產(chǎn)生脈沖信號如PWM(脈寬調(diào)制)波，另一路由FPGA芯片內(nèi)部模塊通過DA轉(zhuǎn)換器產(chǎn)生白噪聲，而神經(jīng)傳導(dǎo)刺激信號可直接由 FPGA輸出PWM脈沖直接驅(qū)動電壓放大器生成。通過Verilog硬件描述語言，在FPGA中實現(xiàn)誘發(fā)電位刺激源信號，并通過FPGA端口輸出，例如在芯片中使用以下代碼可產(chǎn)生一個占空比為PWM_WIDTH：1的PWM波形：

　　視覺誘發(fā)刺激信號由在FPGA芯片中存儲的刺激圖像數(shù)據(jù)直接產(chǎn)生VGA時序控制信號，控制VGA顯示器顯示棋盤格或彩條刺激圖像給予人體視覺刺激。

　　誘發(fā)電位刺激信號主要參數(shù)包括刺激脈寬、刺激頻率、刺激強(qiáng)度、刺激類型和刺激模式，USB芯片從上位機(jī)接收到參數(shù)配置信號，傳遞給誘發(fā)刺激信號生成模塊發(fā)出脈沖。例如，生成聽覺誘發(fā)電位刺激信號如圖3所示，它的刺激脈寬為O．2 ms，刺激頻率為12 Hz，設(shè)置某一刺激強(qiáng)度(由分貝進(jìn)行度量)；而生成視覺誘發(fā)電位刺激信號，刺激頻率為2 Hz，刺激類型為棋盤格模式，刺激模式為16×16。