一種基于FPGA的電子穩(wěn)像系統(tǒng)的研究與設(shè)計(jì)

　　1 系統(tǒng)涉及的關(guān)鍵技術(shù)

　　攝像頭輸入的PAL制式電視信號(hào)首先通過(guò)視頻處理接口完成對(duì)其解碼、同步和數(shù)字化的工作，數(shù)字化后的圖像信息進(jìn)入到由FPGA實(shí)現(xiàn)的幀存控制器中，完成數(shù)據(jù)的交換(數(shù)據(jù)的緩沖)，同時(shí)完成系統(tǒng)要求的去隔行和放大的操作，最后處理好的數(shù)據(jù)通過(guò)VGA控制器，完成時(shí)序變化，經(jīng)視頻、A變?yōu)槟M信號(hào)送到VGA監(jiān)視器上實(shí)時(shí)顯示。

　　1.1 視頻處理接口

　　由于在進(jìn)行視頻處理時(shí)，多為從攝像頭輸入模擬信號(hào)，如NTSC或PAL制式電視信號(hào)，除圖像信號(hào)外，還包括行同步信號(hào)、行消隱信號(hào)、場(chǎng)同步信號(hào)、場(chǎng)消隱信號(hào)以及槽脈沖信號(hào)等。因而對(duì)視頻信號(hào)進(jìn)行A/D轉(zhuǎn)換的電路也非常復(fù)雜。Philips公司將這些轉(zhuǎn)換電路集成到了一塊芯片中，從而生產(chǎn)出功能強(qiáng)大的視頻輸入處理芯片SAA7111，為視頻信號(hào)的數(shù)字化應(yīng)用提供了極大的方便。

　　系統(tǒng)設(shè)計(jì)采用SAA7111對(duì)復(fù)合信號(hào)進(jìn)行采樣、同步產(chǎn)生、亮色分離并輸出標(biāo)準(zhǔn)的數(shù)字化信號(hào)。SAA7111輸出的數(shù)字化圖像信息符合CCIR.601建議，PAL制式的模擬信號(hào)數(shù)字化后的圖像分辨率為720×572，像素時(shí)鐘13.5MHz。在本穩(wěn)像系統(tǒng)中要求圖像輸出符合VGA(640×480，60Hz)標(biāo)準(zhǔn)，因此在采集數(shù)據(jù)時(shí)要對(duì)數(shù)據(jù)進(jìn)行選擇，避開(kāi)行、場(chǎng)消隱信號(hào)和部分有效像素信息，在較大的圖像中截取所需要的大小。SAA7111向幀存控制電路輸出像素時(shí)鐘(LCC2)、水平參數(shù)(HREF)、垂直參考(VREF)、奇偶場(chǎng)標(biāo)志信號(hào)(ODD)和16位像素信息(RGB565).其中LCC2用來(lái)同步整個(gè)采集系統(tǒng);HREF高電平有效，對(duì)應(yīng)一行720個(gè)有效像素;VREF高電平有效，對(duì)應(yīng)一場(chǎng)信號(hào)中的286個(gè)有效行;ODD=1時(shí)，標(biāo)志當(dāng)前場(chǎng)為奇數(shù)場(chǎng);ODD=0時(shí)，標(biāo)志當(dāng)前場(chǎng)為偶數(shù)場(chǎng)。采用16位RGB表示每個(gè)像素的彩色信息。圖1(a)為數(shù)字化圖像中的一行像素的時(shí)序圖。其中兩個(gè)HREF分別表示有效行的起始與結(jié)束位置，實(shí)際為一個(gè)信號(hào);可以清楚地看到一行中有效的720個(gè)像素與像素時(shí)鐘LLC2的對(duì)應(yīng)關(guān)系，在采集時(shí)通過(guò)幀存器控制電路選擇其中部的640個(gè)像素進(jìn)行采集。圖1(b)為一幀數(shù)字圖像的輸出時(shí)序圖?？梢钥吹皆诘?24～22行時(shí)，VREF處于無(wú)效狀態(tài)，因此在后續(xù)的采集中，這部分的信息不予處理并通過(guò)ODD的電平區(qū)分奇偶場(chǎng)數(shù)據(jù)。