基于CPLD器件的單穩(wěn)態(tài)脈沖展寬電路的設(shè)計

　　在數(shù)字電路設(shè)計中，當(dāng)需要將一輸入的窄脈沖信號展寬成具有一定寬度和精度的寬脈沖信號時，往往很快就想到利用54HC123或54HC4538等單穩(wěn)態(tài)集成電路。這一方面是因為這種專用單穩(wěn)態(tài)集成電路簡單、方便；另一方面是因為對輸出的寬脈沖信號的寬度、精度和溫度穩(wěn)定性的要求不是很高。當(dāng)對輸出的寬脈沖信號的寬度、精度和溫度穩(wěn)定性的要求較高時，采用常規(guī)的單穩(wěn)態(tài)集成電路可能就比較困難了。眾所周知，專用單穩(wěn)態(tài)集成電路中的寬度定時元件R、C是隨溫度、濕度等因素變化而變化的，在對其進行溫度補償時，調(diào)試過程相當(dāng)繁瑣，而且，電路工作的可靠性亦不高。對于從事數(shù)字電路設(shè)計工作的人員來說，最頭痛和最擔(dān)心的，恐怕就是對單穩(wěn)態(tài)電路的設(shè)計和調(diào)試了。

　　隨著電子技術(shù)特別是數(shù)字集成電路技術(shù)的迅猛發(fā)展，市面上出現(xiàn)了FPGA、CPLD等大規(guī)模數(shù)字集成電路，并且其工作速度和產(chǎn)品質(zhì)量不斷提高。利用大規(guī)模數(shù)字集成電路實現(xiàn)常規(guī)的單穩(wěn)態(tài)集成電路所實現(xiàn)的功能，容易滿足寬度、精度和溫度穩(wěn)定性方面的要求，而且實現(xiàn)起來容易得多。下面，筆者就如何在大規(guī)模數(shù)字集成電路中將輸入的窄脈沖信號展寬成具有一定寬度和精度的寬脈沖信號做一詳細(xì)介紹。

　　1 基于CPLD器件的單穩(wěn)態(tài)脈沖展寬電路

　　在眾多的CPLD器件中，Lattice公司在GAL基礎(chǔ)上利用isp技術(shù)開發(fā)出了一系列ispLSI在線可編程邏輯器件(以下簡稱isp器件)，其原理和特點在許多雜志上早有報道，而且國內(nèi)已有相當(dāng)多的電路設(shè)計人員非常熟悉。Lattice公司的isp器件給筆者印象最深的是其工作的可靠性比較高。圖1即是一種將輸入的窄脈沖信號展寬成具有一定寬度和精度的寬脈沖信號的電路原理圖。

　　圖中，TR為輸入的窄脈沖雷達信號；CP為輸入的系統(tǒng)時鐘脈沖信號；Q即是單穩(wěn)態(tài)脈沖展寬電路輸出的寬脈沖信號。圖中的單元電路符號D1既是展寬脈沖的前沿產(chǎn)生電路，又是展寬脈沖寬度形成電路；D2、D3是二進制計數(shù)器，主要用作展寬脈沖的寬度控制電路。根據(jù)對脈沖寬度的不同要求，可以采用不同位數(shù)的二進制或其它進制的計數(shù)器 (這里，脈沖寬度的設(shè)計值是3.2μs，而CP脈沖的周期值是0.1μs)；D4是展寬脈沖后沿產(chǎn)生電路，當(dāng)計數(shù)器D3的進位輸出端NQ為＂高＂，且CP脈沖的上升沿到達時，D4輸出端輸出一正向脈沖信號，經(jīng)D5送至D1的CD"清零"端，從而結(jié)束了一個窄脈沖信號的展寬過程，從D1的Q輸出端輸出一完整的展寬脈沖信號。同時，D5的輸出信號還送至D2、D3的CD"清零"端，將其"清零"后，等待下一個窄脈沖的到來。從圖1所示的電路原理圖中可以看到，通?？梢詫3的進位輸出信號NQ直接送入D5輸入端，作為D1、D2、D3的"清零" 脈沖信號。

　　但從圖2所示的時序仿真波形中可以看到，D3的進位輸出NQ波形中，除有正常的進位脈沖信號輸出外，在其前面還有寬度和數(shù)量不等的干擾窄脈沖。如果將NQ脈沖經(jīng)D5后直接作為D1的"清零"信號，則展寬脈沖的寬度將受干擾窄脈沖的影響而不穩(wěn)定，因為isp器件中觸發(fā)器的"清零"操作過程是異步進行的。采用D4后，只有與計數(shù)時鐘脈沖具有同步關(guān)系的那個進位脈沖，才能在D4的輸出端形成"清零"脈沖。這樣就完全排除了那些干擾窄脈沖的影響，從而保證了展寬脈沖寬度的穩(wěn)定性和準(zhǔn)確性。圖2是這種脈沖展寬的時序仿真波形圖。所用的器件是Lattice公司的ispLSI1032/883-64PIN的PGA封裝器件。